书籍详情
脉冲噪声信道差错控制编码
作者：刘荣科，戴彬，赵岭，侯毅 著
出版社：清华大学出版社
出版时间：2021-10-01
ISBN：9787302583400
定价：¥129.00
购买这本书可以去
内容简介
本书从脉冲噪声信道特点出发，介绍了脉冲噪声信道下差错控制编码的**研究成果。全书总共8章，分别阐述了脉冲噪声信道、差错控制编码概述、脉冲噪声信道下的编译码方法、联合信道估计与译码、深度学习译码以及高速译码结构，为脉冲噪声信道的编码设计提供理论基础。本书重点介绍了低密度奇偶校验码在脉冲信道中的研究。本书适合从事信息通信专业技术人员使用，也可作为高校通信工程、信息工程等专业本科牛及研奔牛的参考书。
作者简介
暂缺《脉冲噪声信道差错控制编码》作者简介
目录
第1章 绪论
1.1 引言
1.2 脉冲噪声信道场景
1.3 脉冲噪声模型
1.3.1 经验模型
1.3.2 统计物理模型
1.4 脉冲噪声条件下的LDPC码编译码研究进展
1.4.1 脉冲噪声消除
1.4.2 针对脉冲噪声特性的LDPC码编译码
1.4.3 脉冲噪声条件下的LDPC码译码初始信息处理
1.4.4 脉冲噪声条件下的联合信道估计与LDPC码译码
1.4.5 脉冲噪声条件下的LDPC码深度学习译码
1.4.6 脉冲噪声条件下的LDPC码高速译码架构
1.5 本章小结
第2章 差错控制编码
2.1 引言
2.2 差错控制编码的发展历史
2.3 Turbo码
2.3.1 Turbo码的构造方法
2.3.2 Turbo码的译码算法
2.4 LDPC码
2.4.1 LDPC码的基本原理与构造
2.4.2 LDPC码的编码算法
2.4.3 LDPC码的译码算法
2.5 极化码
2.5.1 极化理论研究
2.5.2 极化码的构造方法研究
2.5.3 极化码的译码算法研究
2.6 本章小结
第3章 脉冲噪声信道码字构造
3.1 引言
3.2 信道模型介绍
3.2.1 α稳定分布模型
3.2.2 对称α稳定分布模型
3.2.3 分数低阶统计量
3.3 基于EXIT图分析的LDPC码度分布优化方法
3.3.1 LDPC码的基本原理
3.3.2 LDPC码节点的度分布
3.3.3 LDPC码的EXIT图分析
3.3.4 基于离散密度进化的EXIT图分析
3.3.5 基于EXIT图的LDPC码度分布优化设计
3.4 仿真实验和结果分析
3.4.1 优化的度分布
3.4.2 误码率对比
3.5 本章小结
第4章 脉冲噪声信道估计与译码
4.1 引言
4.2 和积译码算法
4.3 基于消息传递框架的联合信道估计与LDPC码译码方法
4.3.1 SIR噪声参数估计算法
4.3.2 采用QDE算法的信道参数失配条件下译码渐进性能分析
4.3.3 增强重采样方法设计
4.4 数值仿真实验及结果分析
4.5 本章小结
第5章 脉冲噪声信道对数似然比近似表达
5.1 引言
5.2 对数似然比函数
5.2.1 脉冲噪声信道模型
5.2.2 信号传输模型
5.2.3 脉冲噪声信道接收符号对数似然比
5.2.4 脉冲噪声信道几何信噪比
5.3 脉冲噪声信道下对数似然比近似方法
5.3.1 非线性对数似然比近似函数
5.3.2 对数似然比近似函数参数选取准则
5.3.3 对数似然比近似函数的参数快速查找方法
5.4 仿真实验和结果分析
5.4.1 采用LLR近似方法的译码渐进性能分析
5.4.2 数值仿真实验及结果分析
5.5 本章小结
第6章 脉冲噪声信道硬判决译码
6.1 引言
6.2 硬判决算法介绍
6.2.1 比特翻转算法
6.2.2 梯度下降比特翻转算法
6.3 基于惩罚因子的梯度下降比特翻转算法
6.3.1 惩罚因子的下界推导
6.3.2 算法介绍
6.4 基于调整因子的梯度下降比特翻转算法
6.4.1 基于调整因子的翻转函数
6.4.2 算法介绍
6.5 仿真实验与结果分析
6.5.1 对称α稳定分布噪声下的不同译码算法对比
6.5.2 高斯噪声条件下的不同译码算法对比
6.6 本章小结
第7章 脉冲噪声信道深度学习译码
7.1 引言
7.2 神经网络译码概述
7.2.1 神经网络模型介绍
7.2.2 神经网络辅助译码
7.2.3 神经网络译码器
7.3 基于前向神经网络的脉冲噪声下译码算法
7.3.1 系统设计
7.3.2 神经网络训练方法
7.3.3 实验结果
7.4 基于门控神经网络的脉冲噪声下译码算法
7.4.1 系统设计
7.4.2 门控神经网络译码详述
7.4.3 神经网络训练方法
7.4.4 仿真性能分析
7.5 本章小结
第8章 脉冲噪声信道图形处理器高速译码实现
8.1 引言
8.2 脉冲噪声信道LDPC分组码GPU高速译码
8.2.1 最小和TDMP译码算法概述
8.2.2 脉冲噪声信道下采用最小和算法的TDMP译码初始化方法
8.2.3 基于GPU的LDPC分组码译码架构优化设计
8.2.4 基于GPU的LDPC分组码译码架构内核函数优化
8.2.5 基于GPU的LDPC分组码译码架构CUDA流执行效率优化
8.3 脉冲噪声信道LDPC卷积码GPU高速译码
8.3.1 LDPC卷积码及其构造方法概述
8.3.2 LDPC卷积码流水线译码算法
8.3.3 基于GPU的LDPC卷积码流水线译码架构优化设计
8.3.4 流水线译码器的存储访问优化设计
8.3.5 流水线译码器的执行并行度优化设计
8.4 仿真实验及结果分析
8.4.1 LDPC分组码结果分析
8.4.2 LDPC卷积码结果分析
8.5 本章小结
参考文献
索引
1.1 引言
1.2 脉冲噪声信道场景
1.3 脉冲噪声模型
1.3.1 经验模型
1.3.2 统计物理模型
1.4 脉冲噪声条件下的LDPC码编译码研究进展
1.4.1 脉冲噪声消除
1.4.2 针对脉冲噪声特性的LDPC码编译码
1.4.3 脉冲噪声条件下的LDPC码译码初始信息处理
1.4.4 脉冲噪声条件下的联合信道估计与LDPC码译码
1.4.5 脉冲噪声条件下的LDPC码深度学习译码
1.4.6 脉冲噪声条件下的LDPC码高速译码架构
1.5 本章小结
第2章 差错控制编码
2.1 引言
2.2 差错控制编码的发展历史
2.3 Turbo码
2.3.1 Turbo码的构造方法
2.3.2 Turbo码的译码算法
2.4 LDPC码
2.4.1 LDPC码的基本原理与构造
2.4.2 LDPC码的编码算法
2.4.3 LDPC码的译码算法
2.5 极化码
2.5.1 极化理论研究
2.5.2 极化码的构造方法研究
2.5.3 极化码的译码算法研究
2.6 本章小结
第3章 脉冲噪声信道码字构造
3.1 引言
3.2 信道模型介绍
3.2.1 α稳定分布模型
3.2.2 对称α稳定分布模型
3.2.3 分数低阶统计量
3.3 基于EXIT图分析的LDPC码度分布优化方法
3.3.1 LDPC码的基本原理
3.3.2 LDPC码节点的度分布
3.3.3 LDPC码的EXIT图分析
3.3.4 基于离散密度进化的EXIT图分析
3.3.5 基于EXIT图的LDPC码度分布优化设计
3.4 仿真实验和结果分析
3.4.1 优化的度分布
3.4.2 误码率对比
3.5 本章小结
第4章 脉冲噪声信道估计与译码
4.1 引言
4.2 和积译码算法
4.3 基于消息传递框架的联合信道估计与LDPC码译码方法
4.3.1 SIR噪声参数估计算法
4.3.2 采用QDE算法的信道参数失配条件下译码渐进性能分析
4.3.3 增强重采样方法设计
4.4 数值仿真实验及结果分析
4.5 本章小结
第5章 脉冲噪声信道对数似然比近似表达
5.1 引言
5.2 对数似然比函数
5.2.1 脉冲噪声信道模型
5.2.2 信号传输模型
5.2.3 脉冲噪声信道接收符号对数似然比
5.2.4 脉冲噪声信道几何信噪比
5.3 脉冲噪声信道下对数似然比近似方法
5.3.1 非线性对数似然比近似函数
5.3.2 对数似然比近似函数参数选取准则
5.3.3 对数似然比近似函数的参数快速查找方法
5.4 仿真实验和结果分析
5.4.1 采用LLR近似方法的译码渐进性能分析
5.4.2 数值仿真实验及结果分析
5.5 本章小结
第6章 脉冲噪声信道硬判决译码
6.1 引言
6.2 硬判决算法介绍
6.2.1 比特翻转算法
6.2.2 梯度下降比特翻转算法
6.3 基于惩罚因子的梯度下降比特翻转算法
6.3.1 惩罚因子的下界推导
6.3.2 算法介绍
6.4 基于调整因子的梯度下降比特翻转算法
6.4.1 基于调整因子的翻转函数
6.4.2 算法介绍
6.5 仿真实验与结果分析
6.5.1 对称α稳定分布噪声下的不同译码算法对比
6.5.2 高斯噪声条件下的不同译码算法对比
6.6 本章小结
第7章 脉冲噪声信道深度学习译码
7.1 引言
7.2 神经网络译码概述
7.2.1 神经网络模型介绍
7.2.2 神经网络辅助译码
7.2.3 神经网络译码器
7.3 基于前向神经网络的脉冲噪声下译码算法
7.3.1 系统设计
7.3.2 神经网络训练方法
7.3.3 实验结果
7.4 基于门控神经网络的脉冲噪声下译码算法
7.4.1 系统设计
7.4.2 门控神经网络译码详述
7.4.3 神经网络训练方法
7.4.4 仿真性能分析
7.5 本章小结
第8章 脉冲噪声信道图形处理器高速译码实现
8.1 引言
8.2 脉冲噪声信道LDPC分组码GPU高速译码
8.2.1 最小和TDMP译码算法概述
8.2.2 脉冲噪声信道下采用最小和算法的TDMP译码初始化方法
8.2.3 基于GPU的LDPC分组码译码架构优化设计
8.2.4 基于GPU的LDPC分组码译码架构内核函数优化
8.2.5 基于GPU的LDPC分组码译码架构CUDA流执行效率优化
8.3 脉冲噪声信道LDPC卷积码GPU高速译码
8.3.1 LDPC卷积码及其构造方法概述
8.3.2 LDPC卷积码流水线译码算法
8.3.3 基于GPU的LDPC卷积码流水线译码架构优化设计
8.3.4 流水线译码器的存储访问优化设计
8.3.5 流水线译码器的执行并行度优化设计
8.4 仿真实验及结果分析
8.4.1 LDPC分组码结果分析
8.4.2 LDPC卷积码结果分析
8.5 本章小结
参考文献
索引
猜您喜欢
