可定制计算

　　本书由计算机科学家丛京生教授领衔撰写，概述了高能效可定制体系结构的研究动态，包括可定制核和加速器、片上存储定制以及互连优化。书中不仅涵盖技术层面的讨论，还分析了一些成功的设计案例，并讨论了它们在性能和能效方面的影响。本书可帮助该领域研究人员快速把握先进研究方向，为未来计算系统大规模部署的深入研究、设计和实现提供参考。

　　作者简介Customizable Computing陈昱廷（Yu-Ting Chen）加州大学洛杉矶分校计算机科学系在读博士。分别于2005年和2007年在台湾“清华大学”获得计算机科学学士学位和经济学学士学位以及计算机科学硕士学位。作为暑期实习生，分别于2005年加入TSMC，2013年加入Intel Labs。他的研究方向包括计算机体系结构、集群计算以及DNA测序技术中的生物信息学。丛京生（Jason Cong）1985年于北京大学获得计算机科学学士学位，并分别于1987年和1990年在伊利诺伊大学香槟分校获得计算机科学硕士学位和博士学位。现为加州大学洛杉矶分校（UCLA）计算机科学系和电子工程系校长讲席教授。他还担任专用领域计算中心（Center for Domain-Specific Computing，CDSC）主任，UCLA和北京大学理工联合研究所主任，以及超大规模集成电路技术（VLSI Architecture，Synthesis，and Technology，VAST）实验室主任，曾于2005～2008年任UCLA计算机系主任。他的研究领域涉及VLSI电路和系统综合、可编程系统、新型计算体系结构、纳米系统以及高度可扩展算法。他在这些领域发表了超过400篇著作，其中10篇获佳论文奖，两篇获十年内具影响力论文奖（ICCAD’14和ASPDAC’15），以及2001年ACM/IEEE电气设计自动化领域的 A. Richard Newton技术影响力奖。于2000年当选IEEE会士，2008年当选ACM会士。2010年，因在电子设计自动化领域，特别是在FPGA综合、VLSI互连优化以及物理设计自动化中所做出的开创性贡献，获得IEEE电路与系统协会年度技术成就奖。迈克尔·吉尔（Michael Gill）于加州理工大学波莫纳分校获得计算机科学学士学位，于加州大学洛杉矶分校获得计算机科学硕士和博士学位。他的研究主要关注高性能体系结构以及这类体系结构的互连、编译器、运行时系统及操作系统。格伦·雷曼（Glenn Reinman）1996年于麻省理工学院获得计算机科学和工程学士学位。随后分别于1999年和2001年在加州大学圣地亚哥分校获得计算机科学硕士学位和博士学位。现为加州大学洛杉矶分校计算机科学系教授。肖冰峻（Bingjun Xiao）2010年于北京大学获得微电子学士学位。分别于2012年和2015年在加州大学洛杉矶分校获得电子工程硕士学位和博士学位。他的研究方向包括机器学习、集群计算和数据流优化。致　谢Customizable Computing本研究由美国国家科学基金会计算远征项目（NSF Expeditions in Computing Award）CCF-0926127、未来体系结构研究中心（Centerfor Future Architectures Research，CFAR）（作为六个“半导体先进技术研发网络”（STARnet）项目之一，由美国国防高级研究计划局（DARPA）和微电子高级研究公司（MARCO）赞助的半导体研究联盟（Semiconductor Research Corporation，SRC）成立）以及美国国家科学基金会研究生助研奖学金（NSF Graduate Research Fellowship Grant）#DGE-0707424支持。Yu-Ting Chen， Jason Cong， Michael Gill，Glenn Reinman， Bingjun Xiao2015年6月

目　录
Customizable Computing
出版者的话
译者序
作者简介
致谢
第1章　引言 3
第2章　路线图 9
2.1　可定制的片上系统设计 10
2.1.1　计算资源 10
2.1.2　片上存储层次结构 13
2.1.3　片上网络 15
2.2　软件层 18
第3章　处理器核的定制 21
3.1　引言 22
3.2　动态处理器核缩放和处理器核“去特征化” 24
3.3　处理器核的融合 25
3.4　定制指令集扩展 29
3.4.1　向量指令 30
3.4.2　定制计算引擎 32
3.4.3　可重构指令集 32
3.4.4　编译器对定制指令的支持 35
第4章　松耦合计算引擎 37
4.1　引言 38
4.2　松耦合加速器 39
4.2.1　线速处理器 40
4.2.2　硬件与软件的LCA管理比较 42
4.2.3　利用LCA 42
4.3　现场可编程门阵列实现的加速器 43
4.4　粗粒度可重构阵列 44
4.4.1　静态映射 46
4.4.2　运行时映射 48
4.4.3　CHARM 50
4.4.4　使用组合加速器 51
第5章　片上存储器定制 53
5.1　引言 54
5.1.1　高速缓存和缓冲区（便签式存储器） 54
5.1.2　片上存储系统定制 57
5.2　CPU高速缓存定制 59
5.2.1　粗粒度定制策略 60
5.2.2　细粒度定制策略 62
5.3　富加速器架构的缓冲区 65
5.3.1　加速器的共享缓冲区系统设计 65
5.3.2　加速器的内部缓冲区定制 67
5.4　在CPU和加速器的高速缓存中提供缓冲区 68
5.4.1　为CPU提供软件管理的便签式存储器 68
5.4.2　为加速器提供缓冲区 75
5.5　不同存储技术下的缓存 81
5.5.1　粗粒度定制策略 85
5.5.2　细粒度定制策略 88
第6章　互连定制 97
6.1　引言 98
6.2　拓扑定制 98
6.2.1　针对特定应用的拓扑合成方法 99
6.2.2　可重构快速数据通路 100
6.2.3　局部交叉开关合成与重构方法 102
6.3　路由定制 105
6.3.1　应用感知的无死锁路由技术 106
6.3.2　数据流合成方法 109
6.4　由新设备/电路技术使能的定制功能 112
6.4.1　光学互连 112
6.4.2　射频互连 112
6.4.3　基于RRAM的互连 113
第7章　结束语 117
参考文献 123