VHDL与Verilog HDL比较学习及建模指导

　　本书围绕VHDL和Verilog HDL两种硬件描述语言，系统介绍了相关的语法、技巧和计算机辅助设计软件，给出大量实例的综合、仿真结果和设计工程。本书的主要内容包括：VHDL的基础知识和语法、Verilog HDL的基础知识和语法、在RTL层次上利用这两种硬件描述语言进行实际建模的方法与技巧、实际设计中常见模块的实例设计，Synplify、ModelSim和Quartus2等常用软件工具的使用方法。本书内容新颖全面、叙述简明清晰、结构层次分明，利用大量的实例和图表说明问题，使读者易于接受。既可作为高年级本科生和研究生EDA设计方法相关课程的教材，也可以作为工程技术人员的参考资料。　本书附光盘一张，包含了书中所有设计实例的源程序和设计工程，可做二次开发。

暂缺《VHDL与Verilog HDL比较学习及建模指导》作者简介

第1章　概论
1. 1　半导体工业
1. 2　电子设计自动化
1. 2. I EDA抽象（设计）层次
1. 2. 2　EDA设计流程
1. 2. 3　自顶向下还是自底向上
1. 2. 4 EDA技术的发展
1. 3 HDL 基础
1. 3. l 　HDL的产生与发展
1. 3. 2　基于HDL的设计流程
1. 3. 3　VHl3L和VerilogHDL
1. 3. 4　初学者的困惑
1. 4 专用集成电路（ASIC）
1. 4. 1　什么是ASIC
1. 4. 2　ASI的类型
第2章 软件工具
2. 1.综合软件Synplify
2. 1. 1　Synpllfy介绍
2. 1. 2　Synplifv对FPGA的设计流程
2. 1. 3　svnplify用户界面
2. 1. 4　使用Synplify进行综合
2. 2 仿真软件MndelSim
2. 2. 1 Madd蜀m介绍
2. 2. 2 MooteISim用户界面
2. 2. 3 使用ModelSim进行仿真
2. 3 集成开发工具QuurtusⅡ
2. 3. 1　QuartusⅡ介绍
2. 3. 2　QuartusⅡ软件设计流程
2. 3. 3　QuartusⅡ用户界面
2. 3. 4　0uafmsⅡ使用方法
第3.章 VHDL语言基础
3. 1 VHDL程序基本结构
　　3. 1. 1　实体
3. 1. 2　结构体
3. 2. VHDL的库和包
3. 2. 1　VHDl库的种类和使用
3. 2. 2　程序包
3. 3. VHDL的基本词法
3. 3. 1　标识符
3. 3. 2　数据对象
3. 3. 3　数据类型
3. 4. 4　运算符
第4章　VtlDL模型描述方法
4. 1行为模型
4. 1. 1　进程语句
4. 1. 2　变量赋值语句
4. 1. 3　信号赋值语句
4. 1. 4　WAlT语句
4. 1. 5　IF语句
4. 1. 6　CASE语句
4. 1. 7　NULL语句
4. 1. 8　LOOP语句
4. 1. 9　EXll语句
4. 1. 10 NEXT语句
4. 2.数据流模型
4. 2. 1　并行信号赋值语句
4. 2. 2　备件信号赋值语句
4. 2. 3　选择信号赋值语句
4. 2. 4　块语句
4. 2. 5　并发行和顺序性讨论
4. 3.结构化模型
4. 3. 1　元件声明
4. 3. 2　元件例化
4. 3. 3　重复元件的描述
第5章　VerilogHDl基础
5. 1 语法规则
5. 1. 1　空白和注释
5. 1. 2　数字表示
5. 1. 2　标识符和关键字
5. 2.数据类型
5. 2. 1 数值逻辑（Value Logic）
……
第6章　Verilog HDL楧型描述方法
第7章　RTL建模指导
第8章　实用设计范例
参考文献
附录　光盘说明