书籍详情
微型计算机组成原理（陆志才 十五规划）
作者：陆志才编
出版社：高等教育出版社
出版时间：2003-02-01
ISBN：9787040117721
定价：¥29.00
购买这本书可以去
内容简介
本书是由教育部组织的普通高等教育“十五”国家级规划教材。本书从必备的基础讲起，系统介绍了16位和包括Pentium 4、Xeon在内的现代32位微型计算机的组成原理、体系结构及基本接口技术。其内容涉及：微型计算机组成基础、各种档次的处理器结构、各种类型的半导体存储器、输入／输出接口、可编程接口芯片、传统和现代的控制逻辑、面向现代微型计算机的总线技术以及传统的和现代的乃至下一代微型计算机的体系结构等。本书具有以下特色：基础部分简要，讲解通俗易懂；内容新，尤其突出现代微型计算机的组成，对地位越来越重要的总线技术和控制芯片组作了重点介绍；大部分程序示例采用高级语言编写；内容的选择、深浅把握及顺序安排经过精心设计。本书可作为高等院校汁算机科学与技术及相关专业的教材，亦可作为从事研发、生产、教学和应用开发的广大科技工作者的自学用书。
作者简介
暂缺《微型计算机组成原理（陆志才 十五规划）》作者简介
目录
第一章微型计算机组成基础
1.1计算机中数据信息的表示
1.1.1计算机中数的进位制
1.1.2字符编码
1.1.3带符号数的表示
1.1.4溢出
1.1.5定点数与浮点数
1.2初级计算机的组成与运行原理
1.2.1原理结构
1.2.2运算器的组成
1.2.3控制器的组成
1.2.4内存储器的组成
1.2.5主机的运行原理
1.3微型计算机的基本结构
1.3.1微处理器的概念
1.3.2总线的基本概念
1.3.3微型计算机的基本结构
1.4微型计算机的基本数据类型
1.5堆栈
1.5.1堆栈的引进和定义
1.5.2堆栈的操作
习题一
第二章8086系统结构
2.18086微处理器的结构
2.1.18086的功能结构与指令流水线
2.1.28086的存储器分段结构
2.1.38086的寄存器结构
2.28086的总线周期
2.2.18086的时序
2.2.28086的存储器读周期
2.2.38086的I/O读周期
2.2.48086的存储器写周期
2.2.58086的I/O写周期
2.2.6在总线周期中插入等待时钟
2.2.7空闲时钟周期
2.38086系统总线形成
2.3.18086引脚功能
2.3.2最小模式下系统总线的形成
2.3.3最大模式下系统总线的形成
2.48088简介
习题二
第三章半导体存储器
3.1半导体存储器概述
3.1.1半导体存储器的分类
3.1.2半导体存储芯片的一般结构
3.1.3半导体存储器芯片的主要技术指标
3.2静态随机存取存储器(SRAM)
3.2.1六管静态基本单元电路
3.2.2静态RAM芯片举例
3.3动态随机存取存储器(DRAM)
3.3.1单管动态基本单元电路
3.3.2动态RAM的电路结构
3.3.3动态RAM芯片举例
3.3.4再谈动态RAM的刷新
3.4只读存储器(ROM)
3.4.1掩模ROM(固定式ROM)
3.4.2PROM
3.4.3EPROM
3.4.4EEPROM(E2PROM)
3.4.5Flash存储器
3.5存储器与CPU的连接及简单存储器子系统的设计
3.5.1存储器与CPU的连接
3.5.2简单存储器子系统的设计
3.5.3DRAM与CPU的连接
3.68086的存储组织简介
3.7高速缓冲存储器Cache
3.7.1Cache的工作原理
3.7.2主存与Cache的地址映像
3.7.3替换算法
3.7.4Pentium微机Cache结构简介
3.8层出不穷的半导体存储器新技术
3.8.1静态RAM
3.8.2动态RAM
3.8.3专用的半导体存储器
习题三
第四章输入／输出接口
4.1I／O接口概述
4.1.1I／O接口的主要功能
4.1.2I／O接口的集成化程度
4.1.3I／O接口的典型结构
4.2I／O端口的编址方式
4.2.1存储器统一编址(存储器映像编址)
4.2.2I／O独立编址
4.3I／O指令及高级语言程序对I／O端口的访问
4.3.1I／O指令
4.3.2高级语言程序对I／O端口的访问
4.4输入／输出传送方式
4.4.1无条件传送方式
4.4.2查询传送方式
4.4.3中断传送方式
4.4.4DMA传送方式
4.4.5I／O处理机方式
4.5简单输Yk／输出接口的设计
4.5.1CPU或系统总线的I／O接口信号
4.5.2端口地址安排
4.5.3端口地址译码
4.5.4基地址可变
4.5.5端口的设计
4.5.6接口电路设计举例
习题四
第五章中断系统
5.1中断的基本概念
5.1.1中断
5.1.2中断系统
5.1.3中断源
5.1.4中断的基本过程
5.1.5中断优先级
5.1.6多重中断(中断嵌套)
5.1.7中断屏蔽
5.1.8可屏蔽中断.不可屏蔽中断.中断允许标志位
5.2中断管理
5.2.1CPU响应中断的条件
5.2.2中断响应
5.2.3中断源识别
5.2.4中断判优
5.3可编程中断控制器8259A
5.3.18259A的内部结构及引脚信号
5.3.28259A的工作方式
5.3.38259A的初始化命令字ICW
5.3.48259A的初始化编程
5.3.58259A的操作命令字OCW
5.4PC／AT机的中断系统
5.4.1中断向量与中断向量表
5.4.2中断源及外部可屏蔽中断的控制逻辑
5.4.3中断处理过程
5.4.4自编中断服务程序举例
习题五
第六章可编程接口芯片
6.1可编程并行输入／输出接口8255A
6.1.18255A的结构
6.1.28255A的工作方式概述
6.1.38255A的控制字
6.1.48255A三种工作方式的功能说明
6.1.5从端口C中读状态字
6.1.68255A的应用举例
6.2可编程间隔定时器8253／8254
6.2.18253的基本功能和结构
6.2.28253的控制字及初始化
6.2.38253的工作方式
6.2.4间隔定时器8254
6.2.58253／8254的应用
6.3DMA控制器8237A
6.3.18237A的工作周期
6.3.28237A的引脚
6.3.38237A的工作模式
6.3.48237A的传送类型
6.3.58237A的寄存器组
6.3.68237A的软件命令
6.3.78237A的编程
6.3.88237A的应用
习题六
第七章80386系统结构
7.180386微处理器结构
7.1.1特点和工作模式
7.1.2逻辑部件
7.1.3内部寄存器
7.1.4数据类型
7.1.5引脚信号及其功能
7.280386的总线周期
7.2.1总线周期的分类
7.2.2非地址流水线读／写周期
7.2.3地址流水线读／写周期
7.380386的一些内部机制
7.3.1存储器管理功能
7.3.2描述符
7.3.3多任务机制
7.3.4保护功能
7.3.5保护模式下的中断
7.480386系统
7.4.1系统组成
7.4.2存储器结构
7.4.3输入／输出结构
7.4.4基本的存储器结构
习题七
第八章高档微处理器
8.1高档微处理器中的新技术
8.1.1RISC技术
8.1.2CPU内部设置Cache
8.1.3采用双独立总线体系结构
8.1.4增加指令流水线条数
8.1.5分支指令预测技术
8.1.6超顺序执行技术
8.1.7采用深度指令流水线结构
8.1.8MMX技术与3DNOW!技术
8.2从80486到Penfium4及Xeon
8.2.180486
8.2.2Pentium
8.2.3PentiumPro
8.2.4MMXPentium
8.2.5PentiumⅡ
8.2.6PentiumⅢ
8.2.7Pentium4
8.2.8Xeon
8.3AMD公司的微处理器简介
习题八
第九章总线技术工--内部总线
9.1总线概述
9.1.1为什么要采用总线技术
9.1.2总线分类及内部总线的发展
9.1.3总线规范
9.1.4总线的主要性能指标
9.2ISA总线
9.2.1引脚信号
9.2.2ISA总线时序
9.2.3ISA总线接口
9.3PCI局部总线
9.3.1PCI总线概述
9.3.2PCI总线信号定义
9.3.3总线命令
9.3.4PCI总线协议基础
9.3.5PCI总线仲裁机制
9.3.6PCI总线的配置周期
9.3.7PCI总线配置空间
9.3.8PCI总线的扩展ROM
9.3.9PCI总线接口
9.4AGP总线简介
9.4.1AGP总线的提出
9.4.2AGP与PCI的关系
9.4.3AGP相对于PCI的改进
9.4.4AGP总线规范版本
9.4.5AGP总线传输机制简介
习题九
第十章总线技术Ⅱ--设备总线
10.1SCSI总线
10.1.1SCSI设备
10.1.2SCSI体系结构模型
10.1.3SCSI接口信号
10.1.4SCSI命令
10.1.5SCSI总线阶段
10.1.6SCSI消息
10.1.7SCSI总线接口连接简介
10.1.8SCSI软件接口简介
10.2IDE接口
10.2.1IDE接口信号
10.2.2IDE接口数据传送方式
10.2.3扇区的寻址方式
10.2.4IDE控制器中的寄存器
10.2.5IDE命令简介
10.2.6从UltraATA／33到UltraATA／133
10.3通用串行总线USB
10.3.1USB的主要特点
10.3.2USB的硬件结构
10.3.3USB系统的软件结构
10.3.4USB总线数据编码方式
10.3.5USB总线上数据传输
10.3.6USB协议简介
10.3.7USB设备配置简介
10.3.8USB设备开发简介
10.4FireWire串行总线(IEEE1394)
简介
习题十
第十一章微型计算机系统的硬件组成
11.1系统控制逻辑及控制芯片组
11.1.1什么是系统控制逻辑及控制芯片组
11.1.2早期的芯片组
11.1.3采用北桥／南桥体系结构的芯片组
11.1.4采用Hub体系结构的芯片组
11.2内存条
11.2.1内存芯片Bank与芯片容量的新表示
11.2.2内存条的组成
11.3主板
11.4微型计算机的体系结构
11.4.1早期微型计算机的体系结构
11.4.2控制芯片组出现初期的微型计算机的体系结构
11.4.3采用北桥／南桥芯片组的微型计算机的体系结构
11.4.4采用Hub芯片组的微型计算机的体系结构
11.53GIO与下一代微型计算机体系结构简介
11.5.13GIO的提出
11.5.23GIO的主要特点
11.5.3下一代微型计算机的体系
结构
习题十一
第十二章串行通信
12.1数据通信基础知识
12.1.1数据传输形式
12.1.2单向与双向通信
12.1.3同步技术
12.2RS-232C总线
12.2.1RS-232C总线标准
12.2.2RS-232C接口的连接
12.2.320mA电流环回路标准
12.3PC系列机的串行通信
12.3.18250内部寄存器
12.3.28250的初始化
12.3.3异步通信BIOS功能调用
12.3.4Turbo-C中异步通信功能调用
12.3.5Windows平台上的串行通信简介
12.4RS-422总线与RS-485总线
12.4.1RS-422总线
12.4.2RS-485总线
12.4.3RS-232C／RS-422／RS-485转换器简介
12.5通信协议简介
习题十二
附录部分小规模集成电路国家标准与国外流行表示对照
参考文献
1.1计算机中数据信息的表示
1.1.1计算机中数的进位制
1.1.2字符编码
1.1.3带符号数的表示
1.1.4溢出
1.1.5定点数与浮点数
1.2初级计算机的组成与运行原理
1.2.1原理结构
1.2.2运算器的组成
1.2.3控制器的组成
1.2.4内存储器的组成
1.2.5主机的运行原理
1.3微型计算机的基本结构
1.3.1微处理器的概念
1.3.2总线的基本概念
1.3.3微型计算机的基本结构
1.4微型计算机的基本数据类型
1.5堆栈
1.5.1堆栈的引进和定义
1.5.2堆栈的操作
习题一
第二章8086系统结构
2.18086微处理器的结构
2.1.18086的功能结构与指令流水线
2.1.28086的存储器分段结构
2.1.38086的寄存器结构
2.28086的总线周期
2.2.18086的时序
2.2.28086的存储器读周期
2.2.38086的I/O读周期
2.2.48086的存储器写周期
2.2.58086的I/O写周期
2.2.6在总线周期中插入等待时钟
2.2.7空闲时钟周期
2.38086系统总线形成
2.3.18086引脚功能
2.3.2最小模式下系统总线的形成
2.3.3最大模式下系统总线的形成
2.48088简介
习题二
第三章半导体存储器
3.1半导体存储器概述
3.1.1半导体存储器的分类
3.1.2半导体存储芯片的一般结构
3.1.3半导体存储器芯片的主要技术指标
3.2静态随机存取存储器(SRAM)
3.2.1六管静态基本单元电路
3.2.2静态RAM芯片举例
3.3动态随机存取存储器(DRAM)
3.3.1单管动态基本单元电路
3.3.2动态RAM的电路结构
3.3.3动态RAM芯片举例
3.3.4再谈动态RAM的刷新
3.4只读存储器(ROM)
3.4.1掩模ROM(固定式ROM)
3.4.2PROM
3.4.3EPROM
3.4.4EEPROM(E2PROM)
3.4.5Flash存储器
3.5存储器与CPU的连接及简单存储器子系统的设计
3.5.1存储器与CPU的连接
3.5.2简单存储器子系统的设计
3.5.3DRAM与CPU的连接
3.68086的存储组织简介
3.7高速缓冲存储器Cache
3.7.1Cache的工作原理
3.7.2主存与Cache的地址映像
3.7.3替换算法
3.7.4Pentium微机Cache结构简介
3.8层出不穷的半导体存储器新技术
3.8.1静态RAM
3.8.2动态RAM
3.8.3专用的半导体存储器
习题三
第四章输入／输出接口
4.1I／O接口概述
4.1.1I／O接口的主要功能
4.1.2I／O接口的集成化程度
4.1.3I／O接口的典型结构
4.2I／O端口的编址方式
4.2.1存储器统一编址(存储器映像编址)
4.2.2I／O独立编址
4.3I／O指令及高级语言程序对I／O端口的访问
4.3.1I／O指令
4.3.2高级语言程序对I／O端口的访问
4.4输入／输出传送方式
4.4.1无条件传送方式
4.4.2查询传送方式
4.4.3中断传送方式
4.4.4DMA传送方式
4.4.5I／O处理机方式
4.5简单输Yk／输出接口的设计
4.5.1CPU或系统总线的I／O接口信号
4.5.2端口地址安排
4.5.3端口地址译码
4.5.4基地址可变
4.5.5端口的设计
4.5.6接口电路设计举例
习题四
第五章中断系统
5.1中断的基本概念
5.1.1中断
5.1.2中断系统
5.1.3中断源
5.1.4中断的基本过程
5.1.5中断优先级
5.1.6多重中断(中断嵌套)
5.1.7中断屏蔽
5.1.8可屏蔽中断.不可屏蔽中断.中断允许标志位
5.2中断管理
5.2.1CPU响应中断的条件
5.2.2中断响应
5.2.3中断源识别
5.2.4中断判优
5.3可编程中断控制器8259A
5.3.18259A的内部结构及引脚信号
5.3.28259A的工作方式
5.3.38259A的初始化命令字ICW
5.3.48259A的初始化编程
5.3.58259A的操作命令字OCW
5.4PC／AT机的中断系统
5.4.1中断向量与中断向量表
5.4.2中断源及外部可屏蔽中断的控制逻辑
5.4.3中断处理过程
5.4.4自编中断服务程序举例
习题五
第六章可编程接口芯片
6.1可编程并行输入／输出接口8255A
6.1.18255A的结构
6.1.28255A的工作方式概述
6.1.38255A的控制字
6.1.48255A三种工作方式的功能说明
6.1.5从端口C中读状态字
6.1.68255A的应用举例
6.2可编程间隔定时器8253／8254
6.2.18253的基本功能和结构
6.2.28253的控制字及初始化
6.2.38253的工作方式
6.2.4间隔定时器8254
6.2.58253／8254的应用
6.3DMA控制器8237A
6.3.18237A的工作周期
6.3.28237A的引脚
6.3.38237A的工作模式
6.3.48237A的传送类型
6.3.58237A的寄存器组
6.3.68237A的软件命令
6.3.78237A的编程
6.3.88237A的应用
习题六
第七章80386系统结构
7.180386微处理器结构
7.1.1特点和工作模式
7.1.2逻辑部件
7.1.3内部寄存器
7.1.4数据类型
7.1.5引脚信号及其功能
7.280386的总线周期
7.2.1总线周期的分类
7.2.2非地址流水线读／写周期
7.2.3地址流水线读／写周期
7.380386的一些内部机制
7.3.1存储器管理功能
7.3.2描述符
7.3.3多任务机制
7.3.4保护功能
7.3.5保护模式下的中断
7.480386系统
7.4.1系统组成
7.4.2存储器结构
7.4.3输入／输出结构
7.4.4基本的存储器结构
习题七
第八章高档微处理器
8.1高档微处理器中的新技术
8.1.1RISC技术
8.1.2CPU内部设置Cache
8.1.3采用双独立总线体系结构
8.1.4增加指令流水线条数
8.1.5分支指令预测技术
8.1.6超顺序执行技术
8.1.7采用深度指令流水线结构
8.1.8MMX技术与3DNOW!技术
8.2从80486到Penfium4及Xeon
8.2.180486
8.2.2Pentium
8.2.3PentiumPro
8.2.4MMXPentium
8.2.5PentiumⅡ
8.2.6PentiumⅢ
8.2.7Pentium4
8.2.8Xeon
8.3AMD公司的微处理器简介
习题八
第九章总线技术工--内部总线
9.1总线概述
9.1.1为什么要采用总线技术
9.1.2总线分类及内部总线的发展
9.1.3总线规范
9.1.4总线的主要性能指标
9.2ISA总线
9.2.1引脚信号
9.2.2ISA总线时序
9.2.3ISA总线接口
9.3PCI局部总线
9.3.1PCI总线概述
9.3.2PCI总线信号定义
9.3.3总线命令
9.3.4PCI总线协议基础
9.3.5PCI总线仲裁机制
9.3.6PCI总线的配置周期
9.3.7PCI总线配置空间
9.3.8PCI总线的扩展ROM
9.3.9PCI总线接口
9.4AGP总线简介
9.4.1AGP总线的提出
9.4.2AGP与PCI的关系
9.4.3AGP相对于PCI的改进
9.4.4AGP总线规范版本
9.4.5AGP总线传输机制简介
习题九
第十章总线技术Ⅱ--设备总线
10.1SCSI总线
10.1.1SCSI设备
10.1.2SCSI体系结构模型
10.1.3SCSI接口信号
10.1.4SCSI命令
10.1.5SCSI总线阶段
10.1.6SCSI消息
10.1.7SCSI总线接口连接简介
10.1.8SCSI软件接口简介
10.2IDE接口
10.2.1IDE接口信号
10.2.2IDE接口数据传送方式
10.2.3扇区的寻址方式
10.2.4IDE控制器中的寄存器
10.2.5IDE命令简介
10.2.6从UltraATA／33到UltraATA／133
10.3通用串行总线USB
10.3.1USB的主要特点
10.3.2USB的硬件结构
10.3.3USB系统的软件结构
10.3.4USB总线数据编码方式
10.3.5USB总线上数据传输
10.3.6USB协议简介
10.3.7USB设备配置简介
10.3.8USB设备开发简介
10.4FireWire串行总线(IEEE1394)
简介
习题十
第十一章微型计算机系统的硬件组成
11.1系统控制逻辑及控制芯片组
11.1.1什么是系统控制逻辑及控制芯片组
11.1.2早期的芯片组
11.1.3采用北桥／南桥体系结构的芯片组
11.1.4采用Hub体系结构的芯片组
11.2内存条
11.2.1内存芯片Bank与芯片容量的新表示
11.2.2内存条的组成
11.3主板
11.4微型计算机的体系结构
11.4.1早期微型计算机的体系结构
11.4.2控制芯片组出现初期的微型计算机的体系结构
11.4.3采用北桥／南桥芯片组的微型计算机的体系结构
11.4.4采用Hub芯片组的微型计算机的体系结构
11.53GIO与下一代微型计算机体系结构简介
11.5.13GIO的提出
11.5.23GIO的主要特点
11.5.3下一代微型计算机的体系
结构
习题十一
第十二章串行通信
12.1数据通信基础知识
12.1.1数据传输形式
12.1.2单向与双向通信
12.1.3同步技术
12.2RS-232C总线
12.2.1RS-232C总线标准
12.2.2RS-232C接口的连接
12.2.320mA电流环回路标准
12.3PC系列机的串行通信
12.3.18250内部寄存器
12.3.28250的初始化
12.3.3异步通信BIOS功能调用
12.3.4Turbo-C中异步通信功能调用
12.3.5Windows平台上的串行通信简介
12.4RS-422总线与RS-485总线
12.4.1RS-422总线
12.4.2RS-485总线
12.4.3RS-232C／RS-422／RS-485转换器简介
12.5通信协议简介
习题十二
附录部分小规模集成电路国家标准与国外流行表示对照
参考文献
猜您喜欢
