SOC\ASIC设计验证和测试方法学

　　本书阐述了设计系统芯片（SOC）所需的新的设计、验证和测试方法学，其基本原理同样适合于超大规模专用集成电路芯片（ASIC）的设计。本书适合IC设计领域的科技人员，高校相关专业大学生和研究生。本书的具体内容有：集成电路发展史及SOC设计所面临的挑战；SOC设计：SOC模型、设计分层、设计重用技术等；SOC/ASIC验证：功能验证、等价验证、静态分析验证、物理验证等；SOC/ASIC测试：集成电路测试技术、可测试性设计方法；集成电路设计语言（包括SystemC，SystemVerilog，OpenVera等）及其新发展；Synopsys公司的EDA系统以及相关的IC设计和验证方法学；Philips SOC设计平台的实例。

　　沈理，男，1937年10月出生，浙江省人。1959年毕业于浙江大学电机工程系，并进入中国科学院计算技术研究所工作。研究员，博士生导师。从事计算机学科领域的研究工作。早期曾参加我国第一台大型电子管计算机——104机的研究工作，以及多台计算机的电路研究和体系结构设计工作。1979年后从事容错计算等基础研究。1982～1984年，赴美国纽约州立大学Binghamton分校作访问学者，进行VLSI测试研究。1985～1988年，进行测试理论的基础研究。主持完成一个国家自然科学基金项目的研究；并参加“七五”国家重点科技攻关项目“测试方法研究及应用”的工作，获1992年中科院自然科学奖二等奖。1989～1991年，参加国家863计划课题研制工作，其中后两年赴美国参加国际科技合作，进行工作站设计和AsIc设计。1992年后进行软计算和模糊系统等基础研究。连续主持“八五”、“九五”863计划项目，“九五”中科院基础性研究重点项目，国家自然科学基金项目的研究工作。1995年研制

第1章 绪论
1.1集成电路工业发展里程碑
1.2半导体技术发展路线图
1.2.1国际半导体技术路线图
1.2.2路线图技术特性
1.3集成电路设计驱动
1.3.1微处理器
1.3.2模拟混合信号(AMS)设计
1.3.3嵌入存储器
1.3.4系统芯片(SOC)
1.4 soc设计挑战
1.4.1 SOC的规范形式
1.4.2 SOC的挑战
1.4.3设计挑战
1.4.4测试挑战
参考文献
第2章 SOC设计
2.1 SOC模型
2.1.1建模分类
2.1.2通用模型
2.1.3系统模型
2.1.4体系结构模型
2.1.5硬件模型
2.1.6实现级性能模型
2.1.7软件模型
2.2 SOC设计分层
2.3 SOC系统设计
2.3.1系统设计过程
2.3.2系统设计的一些重要概念
2.4 SOC硬件设计
2.4.1设计质量的优化标准
2.4.2逻辑、电路和物理设计
2.4.3验证和测试
2.5 SOC设计重用技术
2.5.1设计重用的概念
2.5.2虚拟插座接口(VSI)
2.6 S0c设计方法学
2.6.1基于内核的设计方法
2.6.2基于平台的设计方法
参考文献
第3章 SOC／ASIC验证
3.1验证技术概述
3.1.1功能验证
3.1.2等价验证
3.1.3静态分析验证
3.1.4物理验证
3.2模拟
3.2.1模拟器
3.2.2功能覆盖度量
3.2.3覆盖分析技术
3.2.4验证测试程序
3.3验证测试程序自动化
3.3.1动态偏置伪随机测试程序生成
3.3.2基于模型的伪随机测试程序生成
3.3.3基于约束满足问题求解的伪随机测试程序生成
3.3.4基于代码覆盖的测试程序生成
3.4 Lint检验
3.5静态时序分析
3.5.1静态时序分析方法
3.5.2深亚微米集成电路的时序分析方法
3.6形式等价检验
3.6.1组合形式等价检验
3.6.2基于BDD的等价检验
3.7形式模型检验
3.7.1 CTL模型检验
3.7.2符号模型检验
3.8定理证明验证
3.9断言验证
3.9.1硬件验证语言
3.9.2断言——特性说明
3.9.3基于断言的验证方法
3.10集成电路设计的验证方法学
3.10.1设计验证计划
3.10.2 SOC验证方法学
参考文献
第4章 SOC／ASIC测试
4.1测试技术概述
4.1.1测试的基本技术
4.1.2测试的定义
4.2故障模拟
4.2.1缺陷、失效和故障
4.2.2故障模拟器
4.2.3故障模拟结果分析
4.3自动测试向量生成
4.3.1组合电路测试生成方法
4.3.2时序电路测试生成方法
4.3.3其他测试生成方法
4.3.4测试的评价
4.4电流测试
4.4.1基本概念
4.4.2测试码产生
4.4.3深亚微米工艺的影响
4.5存储器测试
4.5.1存储器模型
4.5.2存储器故障模型
4.5.3存储器功能测试
4.6可测试性设计技术
4.6.1可测试性设计目标
4.6.2可测试性分析
4.6.3特定的可测试性设计方法
4.6.4系统化的可测试性设计方法
4.7扫描设计
4.7.1扫描电路设计
4.7.2扫描测试
4.7.3扫描链结构
4.8边界扫描设计
4.8.1边界扫描结构
4.8.2测试访问端口(TAP)控制器
4.8.3混合信号测试总线
4.9内建自测试(BIST)
4.9.1逻辑电路BIST(LBIST)
4.9.2测试向量生成
4.9.3测试响应压缩
4.10存储器的可测试性设计
4.11 SOC的可测试性设计
4.11.1内核的测试要求
4.11.2 SOC测试结构
4.11.3 SOC测试策略
4.12可调试性设计
4.12.1调试概念
4.12.2硅片调试
4.12.3可调试性设计的功能
4.13可制造性设计和可维护性设计
4.14集成电路的测试方法学
4.14.1集成电路的测试设计
4.14.2 SOC测试方法学
参考文献
第5章 集成电路设计语言
5.1设计语言
5.1.1软件编程语言C／C++
5.1.2硬件描述语言Verilog1995
5.1.3硬件描述语言VHDL一1993
5.1.4 Verilog-2001
5.1.5 Verilog—AMS
5.2验证语言
5.2.1硬件验证语言OpenVera
5.2.2断言验证语言0VA
5.3统一的设计和验证语言
5.3.1特性说明语言PSL
5.3.2系统级设计语言SystemC
5.3.3硬件描述和硬件验证语言SystemVeri。log
5.3.4 Verilog一2005
5.3.5 VHDL一200x
5.3.6新颖的SOC设计语言
5.4测试语言
5.4.1标准测试接口语言STIL
5.4.2内核测试语言CTL
参考文献
第6章 Synopsys EDA系统
6.1概述
6.2 Galaxy设计平台
6.2.1分层设计方法学
6.2.2 RTIJ综合
6.2.3静态时序分析
6.2.4信号完整性
6.2.5电源综合
6.2.6测试设计
6.2.7物理设计
6.2.8 Sign.off确认
6.2.9设计数据库
6.3 Discoveiy验证平台
6.3.1系统级分析和设计
6.3.2基准验证方法学
6.3.3 RTL验证
6.3.4断言验证
6.3.5测试程序自动化
6.3.6 RTL代码检查
6.3.7形式特性检验
6.3.8形式等价检验¨
6.3.9覆盖分析
6.3.10验证IP内核
6.3.11 AMS设计和验证
6.4设计库
6.5可制造性设计
参考文献
第7章 SOC设计平台实例——Philips Nexperia-DVP
7.1 Nexperia数字视频平台
7.2数字视频SOc设计
7.2.1 soc参考体系结构
7.2.2 SOC实现
7.3数字视频软件
7.3.1平台软件
7.3.2软件参考体系结构
7.4数字视频系统集成
7.4.1性能优化
7.4.2调度技术
参考文献
附录 英文缩写词