数字电路逻辑设计：脉冲与数字电路（第3版）

　　本书是教育部“高等教育面向21世纪教学内容和课程体系改革计划”的研究成果，是面向21世纪课程教材和普通高等教育“九五”国家教委重点教材。本书的前一版《脉冲与数字电路》（第二版）曾获第三届国家教委优秀教材一等奖、第三届教育部科学技术进步三等奖。本书适应电子信息与通信工程学科、电子科学与技术学科迅猛发展的形势，正确处理教材更新的切入点，大量精简传统分立元件、小规模集成电路、脉冲技术等内容、适时适量地增加反映当代本学科理论与技术发展前沿水平的新内容（PLD及可测试性设计等），既覆盖了原国家教委颁布的本课程教学基本要求，也符合当前我国高等学校工科本课程教学内容与课程体系改革的实际。定位准确，取材恰当，基本概念清楚，同时保持了前两版的优点：深入浅出、语言流畅、可读性强。全书共十一章，主要包括数字电路基础、组合逻辑电路、时序逻辑电路、半导体存储器、PLD及其应用、可测试性设计、脉冲单元电路、A／D及D／A等内容，各章末有适量习题，书末有附录及汉英名词术语对照。本书可作为高等学校电子信息类、电气信息类各专业的教科书，也可供本学科及其他相近学科工程技术人员参考。

暂缺《数字电路逻辑设计：脉冲与数字电路（第3版）》作者简介

第1章绪论
1.1.1数字信号
1.1.2数制及其转换
1.1.3二-十进制代码(BCD代码)
1.1.4算术运算与逻辑运算
1.1.5数字电路
1.1.6本课程的任务与性质
习题
第2章逻辑函数及其简化
2.1逻辑代数
2.1.1基本逻辑
2.1.2基本逻辑运算
2.1.3真值表与逻辑函数
2.1.4逻辑函数相等
2.1.5三个规则
2.1.6常用公式
2.1.7逻辑函数的标准形式
2.2逻辑函数的简化
2.2.1公式化简法(代数法)
2.2.2图解法(卡诺图法)
2.2.3逻辑函数的系统简化法
习题
第3章集成逻辑门
3.1晶体管的开关特性
3.1.1晶体二极管开关特性
3.1.2晶体三极管开关特性
3.2TTL集成逻辑门
3.2.1晶体管—晶体管逻辑门电路(TTL)
3.2.2TTL与非门的主要外部特性
3.2.3TTL或非门.异或门.三态输出门等
3.2.4其他系列TTL门电路
3.3发射极耦合逻辑(ECL)门与集成注入逻辑(I2L)电路
3.3.1发射极耦合逻辑(ECL)门
3.3.2IZL逻辑门
3.4MOS逻辑门
3.4.1MOS晶体管
3.4.2MOS反相器和门电路
3.5CMOS电路
3.5.1CMOS反相器工作原理
3.5.2CMOS反相器的主要特性
3.5.3CMOS传输门
3.5.4CMOS逻辑门电路
3.5.5CMOS电路的锁定效应及正确使用方法
习题
第4章组合逻辑电路
4.1组合逻辑电路分析
4.1.1全加器
4.1.2编码器
4.1.3译码器
4.1.4数值比较器
4.1.5数据选择器
4.1.6奇偶产生／校验电路
4.2组合逻辑电路设计
4.2.1采用小规模集成器件的组合逻辑电路设计
4.2.2采用中规模集成器件实现组合逻辑函数
4.3组合逻辑电路的冒险现象
4.3.1静态逻辑冒险
4.3.2如何判断是否存在逻辑冒险
4.3.3如何避免逻辑冒险
习题
第5章集成触发器
5.1基本触发器
5.1.1基本触发器电路组成和工作原理
5.1.2基本触发器功能的描述
5.2钟控触发器
5.2.1钟控R—S触发器
5.2.2钟控D触发器
5.2.3钟控J—K触发器
5.2.4钟控T触发器
5.2.5电位触发方式的工作特性
5.3主从触发器
5.3.1主从触发器基本原理
5.3.2主从J—K触发器主触发器的一次翻转现象
5.3.3主从J—K触发器集成单元
5.3.4集成主从J—K触发器的脉冲工作特性
5.4边沿触发器
5.4.1维持—阻塞触发器
5.4.2下降沿触发的边沿触发器
5.4.3CMOS传输门构成的边沿触发器
习题
第6章时序逻辑电路
6.1时序逻辑电路概述
6.2时序逻辑电路分析
6.2.1时序逻辑电路的分析步骤
6.2.2寄存器.移位寄存器
6.2.3同步计数器
6.2.4异步计数器
6.3时序逻辑电路设计
6.3.1同步时序逻辑电路设计的一般步骤
6.3.2采用小规模集成器件设计同步计数器
6.3.3采用小规模集成器件设计异步计数器
6.3.4采用中规模集成器件实现任意模值计数,(分频)器
6.4序列信号发生器
6.4.1设计给定序列信号的产生电路
6.4.2根据序列循环长度M的要求设计发生器电路
习题
第7章半导体存储器
7.1概述
7.1.1半导体存储器的特点与应用
7.1.2半导体存储器的分类
7.1.3半导体存储器的主要技术指标
7.2顺序存取存储器(SAM)
7.2.1动态CMOS反相器
7.2.2动态CMOS移存单元
7.2.3动态移存器和顺序存取存储器(SAM)
7.3随机存取存储器(RAM)
7.3.1RAM结构
7.3.2RAM存储单元
7.3.3RAM集成片HM6264简介
7.3.4RAM存储容量的扩展
7.4只读存储器(ROM)
7.4.1固定ROM
7.4.2可编程ROM(PROM)
7.4.3可擦除可编程ROM(EPROM)和电可擦可编程ROM（EEPROM）
7.4.4用ROM实现组合逻辑函数
7.4.5EPROM集成片简介
习题
第8章可编程逻辑器件及其应用
8.1可编程阵列逻辑(PAL)器件
8.1.1现场可编程逻辑阵列(FPLA)器件
8.1.2PAL器件的基本结构
8.1.3PAL器件的输出和反馈结构
8.1.4PAL器件编号与典型PAL器件介绍
8.1.5PAL器件的应用
8.2通用逻辑阵列(GAL)器件
8.2.1GAL器件的基本类型
8.2.2PAL型GAL器件
8.2.3PLA型GAL器件
8.2.4GAL器件的应用
8.3复杂可编程逻辑器件(CPLD)
8.3.1概述
8.3.2CPLD的基本结构
8.3.3CPLD的分区阵列结构
8.3.4典型器件及应用举例
8.4现场可编程门阵列(FPGA)器件
8.4.1概述
8.4.2FPGA器件基本结构
8.4.3可配置逻辑模块(CLB)
8.4.4可编程I／O模块(10B)
8.4.5可编程内部互连资源(1CR)
8.4.6FPGA的应用举例
8.5可编程逻辑器件的开发
8.5.1低密度PLD的开发
8.5.2高密度PLD的开发
8.5.3FPGA器件编程数据的装载
8.5.4ISP—PLD的编程
习题
*第9章逻辑电路的测试和可测性设计
9.1故障诊断与测试集
9.1.1故障模型
9.1.2故障测试集
9.1.3测试码的生成
9.2组合电路的测试生成
9.2.1单路径敏化法
9.2.2布尔差分法
9.2.3多故障的测试码生成
9.3时序电路测试码生成
9.3.1同步时序电路的迭代展开
9.3.2同步时序电路状态表检测序列
9.4可测性设计
9.4.1组合电路的可测性电路结构
9.4.2扫描方式电路设计
9.4.3内建自测试设计
习题
第10章脉冲单元电路
10.1脉冲信号与脉冲电路
10.1.1脉冲信号
10.1.2脉冲电路
10.2集成门构成的脉冲单元电路
10.2.1施密特触发器
10.2.2单稳态触发器
10.2.3多谐振荡器
10.3555定时器及其应用
10.3.1555定时器的电路结构
10.3.2用555定时器构成施密特触发器
10.3.3用555定时器构成单稳态触发器
10.3.4用555定时器构成多谐振荡器
习题
第11章模数转换器和数模转换器
11.1转换系统
11.1.1数字控制系统
11.1.2数据传输系统
11.1.3自动测试与测量设备
11.1.4多媒体计算机系统
11.2数模转换器(DAC)
11.2.1数模转换原理和一般组成
11.2.2权电阻网络DAC
11.2.3R—2R倒T形电阻网络DAC
11.2.4单值电流型网络DAC
11.2.5DAC的转换精度与转换速度
11.3模数转换器(ADC)
11.3.1模数转换基本原理
11.3.2并联比较型ADC
11.3.3逐次逼近型ADC
11.3.4双积分型ADC
11.4集成ADC
11.4.1双积分型集成ADC
11.4.2逐次逼近型集成ADC
11.4.3ADC的转换精度和转换速度
习题
附录一半导体集成电路型号命名方法
附录二集成电路主要性能参数
附录三二进制逻辑单元图形符号说明
主要参考资料
汉英名词术语对照