Verilog HDL与CPLD/FPGA项目开发教程（第3版）

　　本书按照基于工作过程的以“项目”为载体的教学模式的思路进行编写，项目载体来源于企业，“项目”选取以具有直观、生动、有趣、实用为原则，并遵循有易到难、有简单到综合的学习规律。本书的上篇，主要是以入门为主，以简单、有趣的案例将读者引入门，Verilog HDL的基本语法知识基本上都分解到项目任务中去。下篇均以单元项目和综合项目为载体，侧重基于Verilog HDL的电子系统的设计方法和编程能力的锻炼，并将理论与实际应用密切相结合，加强学生动手编程能力的培养，充分利用项目载体来学习Verilog HDL，从而掌握可编程逻辑器件开发技术。

　　聂章龙，常州信息职业技术学院教授。研究方向：嵌入式技术。2016年江苏省“333高层次人才培养工程”第三层次培养对象，江苏省2012年度高校“青蓝工程”优秀青年骨干教师培养对象，2014年江苏省经信委委属院校教学名师，2017年江苏省经信委委属院校优秀教学团队带头人。曾主持6项市级以上教改课题，主编江苏省高等学校精品教材1部，主编江苏省高等学校重点教材1部，出版专著1部，以第一作者发表教学科研论文20多篇，其中SCI收录2篇，EI收录3篇，中文核心期刊3篇，授权国家专利20多件。指导学生获省级以上奖项40多项。主要担任《可编程逻辑器件开应用》、《智能电子产品综合项目实践》等课程的教学工作。

暂缺《Verilog HDL与CPLD/FPGA项目开发教程（第3版）》目录