书籍详情
单片机并行总线开发及模块设计
作者：牛余朋，蔡艳平，成曙 编著
出版社：清华大学出版社
出版时间：2015-10-01
ISBN：9787302410140
定价：¥36.00
购买这本书可以去
内容简介
牛余朋、蔡艳平、成曙编*的《单片机并行总线 开发及模块设计》以51单片机为例，深入探讨了51单 片机外部并行总线扩展电路的设计原理，并详细介绍 了单片机与各种常见外部设备并行总线设计的开发实 例。本书主要解决单片机外围存储器并行总线设计、 开关量输入/输出并行总线设计、A/D和D/A并行总线 设计、液晶并行总线设计、键盘并行总线设计、实时 时钟并行总线设计、可编程并行接口芯片设计等难点 问题。在详细讲解单片机并行总线开发原理的基础上 ，对电子工程师设计产品经常用到的模块实例进行了 全面、系统的分析和仿真运行。书中的所有实例都可 以直接应用于实际项目开发，从而加快开发者的学习 速度和产品设计速度。本书的工程应用性较强，对于单片机初学者（尤 其是在校学生）及单片机工程师都会有较大程度的启 发，本书可作为在校学生的学习教材，也可作为从事 单片机相关工作人员的参考资料。
作者简介
暂缺《单片机并行总线开发及模块设计》作者简介
目录
第1章 单片机基础知识
1.1 概述
1.1.1 单片机发展历程
1.1.2 几种常见的单片机
1.1.3 单片机的结构及组成
1.2 数的进制及位和字节的含义
1.2.1 数制及其转换
1.2.2 数和物理现象的关系
1.2.3 位和字节的含义
1.3 51单片机基本硬件结构
1.3.1 硬件结构
1.3.2 端口结构分析
1.4 单片机存储器知识介绍
1.4.1 概述
1.4.2 程序存储器
1.4.3 数据存储器
1.4.4 单片机存储模式
1.5 单片机CPU的时序
1.5.1 单片机的时序
1.5.2 单片机的时钟电路
1.6 单片机的外部接口及其扩展
1.6.1 中断系统
1.6.2 定时器/计数器
1.6.3 串口
1.6.4 特有寄存器
第2章 单片机总线概述
2.1 总线的基本概念
2.1.1 总线的定义
2.1.2 总线的分类
2.1.3 总线的主要技术指标
2.1.4 总线驱动
2.1.5 总线的标准
2.1.6 总线的优缺点
2.2 计算机中的总线
2.3 单片机中的总线
第3章 Proteus设计与仿真开发
3.1 Proteus 7简介
3.2 Proteus 7功能
3.2.1 Proteus的资源库和仿真工具
3.2.2 Proteus 7 ISIS界面介绍
3.2.3 Proteus 7 ISIS仿真方式与虚拟仪器
3.2.4 Proteus与Keil联调
3.3 Proteus设计与仿真基础
3.3.1 单片机系统的Proteus设计与仿真开发过程
3.3.2 ISIS鼠标使用规则
3.3.3 Proteus文件类型
3.3.4 单片机系统的Proteus设计与仿真实例
3.3.5 单片机系统的Proteus源代码级调试
3.4 Proteus设计及仿真应用与提高
3.4.1 Proteus与第三方集成开发环境的联合仿真
3.4.2 Proteus的一些其他常用设计操作指南
第4章 单片机并行总线开发原理
4.1 概述
4.2 时序分析
4.3 三总线的扩展设计方法
4.3.1 基本思路
4.3.2 如何构造系统的三总线
4.4 地址分配和译码
4.4.1 地址译码概述
4.4.2 常用地址译码芯片
4.4.3 地址译码设计方法
4.5 地址锁存
4.5.1 地址锁存概述
4.5.2 常用地址锁存芯片
4.5.3 两种地址锁存法
4.6 如何在程序中编写程序控制总线
4.6.1 存储类型声明
4.6.2 变量或数据类型
4.6.3 地址访问
第5章 小型PLD设计及其在Proteus中的仿真应用
5.1 利用Protel进行PLD设计
5.1.1 PLD的设计
5.1.2 Proteus对PLD的仿真
5.2 利用WinCupl进行PLD设计
5.2.1 PLD编程软件WinCupl简介
5.2.2 编译WinCupl源文件
5.2.3 PLD在Proteus中的仿真
第6章 存储器并行总线开发
6.1 数据存储器的并行总线开发
6.1.1 常用静态数据存储器介绍
6.1.2 外部数据存储器设计原理
6.1.3 外部数据存储器设计实例
6.2 程序存储器的并行总线开发
6.2.1 常用程序存储器介绍
6.2.2 程序存储器设计原理
6.2.3 程序存储器设计实例
第7章 开关量并行总线开发
7.1 概述
7.2 开关量输入设计
7.2.1 缓冲器设计法
7.2.2 边沿触发型锁存器设计法
7.3 开关量输出设计
7.3.1 缓冲器设计法
7.3.2 边沿触发型锁存器设计法
7.3.3 数码管并行总线设计
7.4 输入/输出联合设计
7.4.1 硬件电路及连线说明
7.4.2 地址分析
7.4.3 测试程序与仿真
第8章 键盘并行总线开发
8.1 概述
8.1.1 键盘的种类
8.1.2 键盘接口方式
8.1.3 键盘去抖动原则和方法
8.1.4 键盘扫描程序流程
8.2 键盘的并行总线设计
8.2.1 独立按键式键盘并行总线设计法
8.2.2 矩阵键盘并行总线设计法
第9章 液晶并行总线开发
9.1 常见字符式液晶的接口设计
9.1.1 字符式液晶LCD1602介绍
9.1.2 字符式液晶LCD1602模拟I/O口设计法
9.1.3 字符式液晶LCD1602并行总线设计法
9.2 常见图像液晶的接口设计
9.2.1 图像液晶LCD12864介绍
9.2.2 图像液晶LCD12864模拟I/O口设计法
9.2.3 图像液晶LCD12864并行总线设计法
第10章 A/D和D/A转换并行总线开发
10.1 A/D转换的并行接口设计
10.1.1 常用并行A/D转换芯片介绍
10.1.2 A/D转换的模拟I/O口设计法
10.1.3 A/D转换的并行总线设计法
10.2 D/A转换的并行接口设计
10.2.1 常用并行D/A转换芯片介绍
10.2.2 D/A转换的模拟I/O口设计法
10.2.3 D/A转换的并行总线设计法
第11章 实时时钟并行总线开发
11.1 带并行总线的常用时钟芯片介绍
11.2 DS12C887模拟I/O口设计法
11.2.1 硬件电路及连线说明
11.2.2 测试程序及仿真
11.3 DS12C887并行总线设计法
11.3.1 硬件电路及连线说明
11.3.2 地址分析
11.3.3 测试程序及仿真
第12章 可编程通用并行接口芯片
12.1 8255A芯片简介
12.2 8255A工作方式详解
12.3 仿真示例
12.3.1 硬件电路及连线说明
12.3.2 测试程序与仿真
第13章 AVR单片机并行总线开发
13.1 硬件电路及连线说明
13.2 扩展存储器部分
13.3 输入/输出部分
1.1 概述
1.1.1 单片机发展历程
1.1.2 几种常见的单片机
1.1.3 单片机的结构及组成
1.2 数的进制及位和字节的含义
1.2.1 数制及其转换
1.2.2 数和物理现象的关系
1.2.3 位和字节的含义
1.3 51单片机基本硬件结构
1.3.1 硬件结构
1.3.2 端口结构分析
1.4 单片机存储器知识介绍
1.4.1 概述
1.4.2 程序存储器
1.4.3 数据存储器
1.4.4 单片机存储模式
1.5 单片机CPU的时序
1.5.1 单片机的时序
1.5.2 单片机的时钟电路
1.6 单片机的外部接口及其扩展
1.6.1 中断系统
1.6.2 定时器/计数器
1.6.3 串口
1.6.4 特有寄存器
第2章 单片机总线概述
2.1 总线的基本概念
2.1.1 总线的定义
2.1.2 总线的分类
2.1.3 总线的主要技术指标
2.1.4 总线驱动
2.1.5 总线的标准
2.1.6 总线的优缺点
2.2 计算机中的总线
2.3 单片机中的总线
第3章 Proteus设计与仿真开发
3.1 Proteus 7简介
3.2 Proteus 7功能
3.2.1 Proteus的资源库和仿真工具
3.2.2 Proteus 7 ISIS界面介绍
3.2.3 Proteus 7 ISIS仿真方式与虚拟仪器
3.2.4 Proteus与Keil联调
3.3 Proteus设计与仿真基础
3.3.1 单片机系统的Proteus设计与仿真开发过程
3.3.2 ISIS鼠标使用规则
3.3.3 Proteus文件类型
3.3.4 单片机系统的Proteus设计与仿真实例
3.3.5 单片机系统的Proteus源代码级调试
3.4 Proteus设计及仿真应用与提高
3.4.1 Proteus与第三方集成开发环境的联合仿真
3.4.2 Proteus的一些其他常用设计操作指南
第4章 单片机并行总线开发原理
4.1 概述
4.2 时序分析
4.3 三总线的扩展设计方法
4.3.1 基本思路
4.3.2 如何构造系统的三总线
4.4 地址分配和译码
4.4.1 地址译码概述
4.4.2 常用地址译码芯片
4.4.3 地址译码设计方法
4.5 地址锁存
4.5.1 地址锁存概述
4.5.2 常用地址锁存芯片
4.5.3 两种地址锁存法
4.6 如何在程序中编写程序控制总线
4.6.1 存储类型声明
4.6.2 变量或数据类型
4.6.3 地址访问
第5章 小型PLD设计及其在Proteus中的仿真应用
5.1 利用Protel进行PLD设计
5.1.1 PLD的设计
5.1.2 Proteus对PLD的仿真
5.2 利用WinCupl进行PLD设计
5.2.1 PLD编程软件WinCupl简介
5.2.2 编译WinCupl源文件
5.2.3 PLD在Proteus中的仿真
第6章 存储器并行总线开发
6.1 数据存储器的并行总线开发
6.1.1 常用静态数据存储器介绍
6.1.2 外部数据存储器设计原理
6.1.3 外部数据存储器设计实例
6.2 程序存储器的并行总线开发
6.2.1 常用程序存储器介绍
6.2.2 程序存储器设计原理
6.2.3 程序存储器设计实例
第7章 开关量并行总线开发
7.1 概述
7.2 开关量输入设计
7.2.1 缓冲器设计法
7.2.2 边沿触发型锁存器设计法
7.3 开关量输出设计
7.3.1 缓冲器设计法
7.3.2 边沿触发型锁存器设计法
7.3.3 数码管并行总线设计
7.4 输入/输出联合设计
7.4.1 硬件电路及连线说明
7.4.2 地址分析
7.4.3 测试程序与仿真
第8章 键盘并行总线开发
8.1 概述
8.1.1 键盘的种类
8.1.2 键盘接口方式
8.1.3 键盘去抖动原则和方法
8.1.4 键盘扫描程序流程
8.2 键盘的并行总线设计
8.2.1 独立按键式键盘并行总线设计法
8.2.2 矩阵键盘并行总线设计法
第9章 液晶并行总线开发
9.1 常见字符式液晶的接口设计
9.1.1 字符式液晶LCD1602介绍
9.1.2 字符式液晶LCD1602模拟I/O口设计法
9.1.3 字符式液晶LCD1602并行总线设计法
9.2 常见图像液晶的接口设计
9.2.1 图像液晶LCD12864介绍
9.2.2 图像液晶LCD12864模拟I/O口设计法
9.2.3 图像液晶LCD12864并行总线设计法
第10章 A/D和D/A转换并行总线开发
10.1 A/D转换的并行接口设计
10.1.1 常用并行A/D转换芯片介绍
10.1.2 A/D转换的模拟I/O口设计法
10.1.3 A/D转换的并行总线设计法
10.2 D/A转换的并行接口设计
10.2.1 常用并行D/A转换芯片介绍
10.2.2 D/A转换的模拟I/O口设计法
10.2.3 D/A转换的并行总线设计法
第11章 实时时钟并行总线开发
11.1 带并行总线的常用时钟芯片介绍
11.2 DS12C887模拟I/O口设计法
11.2.1 硬件电路及连线说明
11.2.2 测试程序及仿真
11.3 DS12C887并行总线设计法
11.3.1 硬件电路及连线说明
11.3.2 地址分析
11.3.3 测试程序及仿真
第12章 可编程通用并行接口芯片
12.1 8255A芯片简介
12.2 8255A工作方式详解
12.3 仿真示例
12.3.1 硬件电路及连线说明
12.3.2 测试程序与仿真
第13章 AVR单片机并行总线开发
13.1 硬件电路及连线说明
13.2 扩展存储器部分
13.3 输入/输出部分
猜您喜欢
