书籍详情
可编程逻辑器件及EDA技术：数字系统设计与SOPC技术
作者：李景华, 杜玉远 主编
出版社：暂缺
出版时间：2014-09-01
ISBN：9787551707084
定价：¥88.00
购买这本书可以去
内容简介
本书在总结SOPC技术实践的经验和体会基础上，新增了SOPC技术的应用器件结构与工作原理、SOPC的硬件设计和软件设计及其IP核应用技术等内容。特别详细讲解了Quartus Ⅱ7.0的使用方法，NiosⅡ系统的软件、硬件设计过程和设计实例。本书可作为高等院校电子信息工程、计算机应用、通信工程、微电子、自动控制类专业的本科生和研究生学习数字系统设计课的教材，也可作为电子系统设计工程师的技术参考书。
作者简介
暂缺《可编程逻辑器件及EDA技术：数字系统设计与SOPC技术》作者简介
目录
第1章 可编程器件和EDA技术概述
1.1 EDA技术的主要特征
1.2 EDA技术的设计方法
1.3 可编程逻辑器件简介
1.3.1 从ASIC到FPGA/CPID
1.3.2 CPLD器件
1.3.3 FPGA器件
1.4 可编程逻辑器件设计
1.4.1 可编程逻辑器件的设计流程
1.4.2 Xilinx公司的ISE开发工具概述
1.4.3 Altera公司的QuartusⅡ开发工具概述
1.5 可编程逻辑器件选型
1.5.1 CPLD选择的方法
1.5.2 FPGA选择的方法
1.6 IP核简介
1.7 EDA技术的发展趋势
1.7.1 可编程逻辑器件的发展趋势
1.7.2 EAD软件开发工具的发展趋势
1.7.3 设计输入方式的发展趋势
第2章VHDL硬件描述语言
2.1 HDL简介
2.1.1 代表性的HDL语言
2.1.2 VHDL程序结构
2.1.3 程序包
2.1.4 库
2.1.5 实体和结构体
2.1.6 配置
2.2 VHDL基本要素
2.2.1 标识符
2.2.2 数据对象
2.2.3 数据类型
2.2.4 用户自定义的数据类型
2.2.5 数据类型的转换
2.2.6 操作符
2.2.7 函数类属性
2.3 VHDL的主要语句及应用
2.3.1 进程
2.3.2 过程及其函数
2.3.3 顺序描述语句
2.3.4 信号赋值语句
2.3.5 COMPONENT语句和COMPONENT INSTANT语句
2.3.6 GENERIC语句和GENERATE语句
第3章 典型VHDL设计实例
3.1 组合逻辑电路设计
3.1.1 逻辑门电路设计
3.1.2 常用编码器设计
3.1.3 常用译码器设计
3.1.4 数据选择器设计
3、1.5 数据分配器设计
3.1.6 数值比较器设计
3.1.7 算术运算单元电路设计
3.2 时序逻辑电路设计
3.2.1 常用触发器设计
3.2.2 常用数码寄存器设计
3.2.3 常用计数器设计
3.3 有限状态机设计
3.3.1 有限状态机的建模
3.3.2 状态编码
3.3.3 Mealy型状态机设计
3.3.4 Moore型状态机设计
3.4 存储器设计
3.4.1 只读存储器(ROM)的设计
3.4.2 随机存储器(RAM)的设计
3.4.3 顺序存取存储器的设计
第4章 典型数字系统的设计
4.1 数字系统概述
4.2 数码管动态显示扫描电路原理及设计
4.2.1 数码管动态显示扫描电路原理
4.2.2 采用VHDL描述的动态显示扫描电路
4.3 乘法器的原理及设计
4.3.1 乘法器工作原理
4.3.2 采用VHDL描述的乘法器
4.4 除法器的原理及设计方法
4.4.1 除法器的工作原理
4.4.2 用VHDL描述的除法器
4.5 简易CPU工作原理及设计方法
4.5.1 简易CPU的工作原理
4.5.2 采用VHDL描述的ALU
4.6 交通信号灯控制器原理及设计
4.6.1 交通信号灯控制器原理
4.6.2 交通信号灯的VHDL描述
4.7 数字频率计的原理及设计
4.7.1 数字频率计的原理
4.7.2 数字频率计的VHDL描述
4.8 数字信号发生器的原理及设计
4.8.1 数字信号发生器(13DS)的原理
4.8.2 数字信号发生器(DDS)的VHDL描述
第5章QuartusⅡ7.O开发系统
5.1 QuartusⅡ7.0开发系统简介
5.1.1 QuartusⅡ7.0开发系统的特性
5.1.2 QuartusⅡ7.0开发系统的安装
5.1.3 QuartusⅡ7.0开发系统的软件许可配置
5.1.4 QuartusⅡ7.0开发系统的设计流程
5.2 设计输入
5.2.1 建立设计工程
5.2.2 原理图设计文件
5.2.3 VHDL设计文件
5.2.4 设计约束文件
5.3 综合与编程
5.1 综合参数控制
5.3.2 RTL查看器和状态机查看器
5.3.3 渐进式综合
5.3.4 多样化编程
5.4 设计仿真
5.4.1 仿真波形文件
5.4.2 仿真
5.5 SignalTapⅡ逻辑分析器
5.5.1 设置和运行SignalTapⅡ逻辑分析器
5.5.2 渐进式编译使用SignalTapⅡ逻辑分析器
5.5.3 分析SignalTapⅡ数据
5.6 设计实例
5.6.1 建立设计工程
5.6.2 建立源文件
5.6.3 编译设计
5.6.4 引脚锁定
5.6.5 仿真设计
5.6.6 编程和配置
第6章SOPC系统简介
6.1 概述
6.1.1 SOC简介
6.1.2 SOPC技术
6.2 典型的SOPC系统处理器
6.2.1 Altera公司的NiosⅡ软核处理器
6.2.2 Xilinx公司的PowerPC硬核处理器
6.2.3 Xilinx公司的MicroBlaze软核处理器
6.2.4 Lattice公司的LatticeMico 32软核处理器
6.3 典型的SOPC系统开发工具
6.3.1 Altera公司的SOPC开发工具
6.3.2 Xilinx公司的SOPC开发工具
6.3.3 Lattice公司的SOPC开发工具
6.4 支持NiosⅡ系统的FPGA器件
6.4.1 Cyclone系列FPGA器件
6.4.2 CycloneⅡ系列FPGA器件
6.4.3 CycloneⅢ系列FPGA器件
6.4.4 StratixⅡ系列FPGA器件
6.4.5 StratixⅡGX系列FPGA器件
6.5 支持MicroBlaze软核和PowerPC硬核的FPGA器件
6.5.1 Spartan-3系列FPGA概述
6.5.2 Spartan-3系列FPGA结构特性
6.5.3 Spartan-3系列FPGA的IOB结构特性
6.5.4 Spartan-3系列FPGA的CLB结构特性
6.5.5 SDartan-3系列FPGA的RAM结构特性
6.5.6 Spartan-3系列FPGA的时钟网络特性
6.5.7 Spartan-3系列FPGA的布线资源特性
……
第7章NiosⅡ嵌入式处理器及总线接口
第8章NiosⅡ系统嵌入式外设
第9章NiosⅡ系统设计
第10章 一体化EDA开发工具
1.1 EDA技术的主要特征
1.2 EDA技术的设计方法
1.3 可编程逻辑器件简介
1.3.1 从ASIC到FPGA/CPID
1.3.2 CPLD器件
1.3.3 FPGA器件
1.4 可编程逻辑器件设计
1.4.1 可编程逻辑器件的设计流程
1.4.2 Xilinx公司的ISE开发工具概述
1.4.3 Altera公司的QuartusⅡ开发工具概述
1.5 可编程逻辑器件选型
1.5.1 CPLD选择的方法
1.5.2 FPGA选择的方法
1.6 IP核简介
1.7 EDA技术的发展趋势
1.7.1 可编程逻辑器件的发展趋势
1.7.2 EAD软件开发工具的发展趋势
1.7.3 设计输入方式的发展趋势
第2章VHDL硬件描述语言
2.1 HDL简介
2.1.1 代表性的HDL语言
2.1.2 VHDL程序结构
2.1.3 程序包
2.1.4 库
2.1.5 实体和结构体
2.1.6 配置
2.2 VHDL基本要素
2.2.1 标识符
2.2.2 数据对象
2.2.3 数据类型
2.2.4 用户自定义的数据类型
2.2.5 数据类型的转换
2.2.6 操作符
2.2.7 函数类属性
2.3 VHDL的主要语句及应用
2.3.1 进程
2.3.2 过程及其函数
2.3.3 顺序描述语句
2.3.4 信号赋值语句
2.3.5 COMPONENT语句和COMPONENT INSTANT语句
2.3.6 GENERIC语句和GENERATE语句
第3章 典型VHDL设计实例
3.1 组合逻辑电路设计
3.1.1 逻辑门电路设计
3.1.2 常用编码器设计
3.1.3 常用译码器设计
3.1.4 数据选择器设计
3、1.5 数据分配器设计
3.1.6 数值比较器设计
3.1.7 算术运算单元电路设计
3.2 时序逻辑电路设计
3.2.1 常用触发器设计
3.2.2 常用数码寄存器设计
3.2.3 常用计数器设计
3.3 有限状态机设计
3.3.1 有限状态机的建模
3.3.2 状态编码
3.3.3 Mealy型状态机设计
3.3.4 Moore型状态机设计
3.4 存储器设计
3.4.1 只读存储器(ROM)的设计
3.4.2 随机存储器(RAM)的设计
3.4.3 顺序存取存储器的设计
第4章 典型数字系统的设计
4.1 数字系统概述
4.2 数码管动态显示扫描电路原理及设计
4.2.1 数码管动态显示扫描电路原理
4.2.2 采用VHDL描述的动态显示扫描电路
4.3 乘法器的原理及设计
4.3.1 乘法器工作原理
4.3.2 采用VHDL描述的乘法器
4.4 除法器的原理及设计方法
4.4.1 除法器的工作原理
4.4.2 用VHDL描述的除法器
4.5 简易CPU工作原理及设计方法
4.5.1 简易CPU的工作原理
4.5.2 采用VHDL描述的ALU
4.6 交通信号灯控制器原理及设计
4.6.1 交通信号灯控制器原理
4.6.2 交通信号灯的VHDL描述
4.7 数字频率计的原理及设计
4.7.1 数字频率计的原理
4.7.2 数字频率计的VHDL描述
4.8 数字信号发生器的原理及设计
4.8.1 数字信号发生器(13DS)的原理
4.8.2 数字信号发生器(DDS)的VHDL描述
第5章QuartusⅡ7.O开发系统
5.1 QuartusⅡ7.0开发系统简介
5.1.1 QuartusⅡ7.0开发系统的特性
5.1.2 QuartusⅡ7.0开发系统的安装
5.1.3 QuartusⅡ7.0开发系统的软件许可配置
5.1.4 QuartusⅡ7.0开发系统的设计流程
5.2 设计输入
5.2.1 建立设计工程
5.2.2 原理图设计文件
5.2.3 VHDL设计文件
5.2.4 设计约束文件
5.3 综合与编程
5.1 综合参数控制
5.3.2 RTL查看器和状态机查看器
5.3.3 渐进式综合
5.3.4 多样化编程
5.4 设计仿真
5.4.1 仿真波形文件
5.4.2 仿真
5.5 SignalTapⅡ逻辑分析器
5.5.1 设置和运行SignalTapⅡ逻辑分析器
5.5.2 渐进式编译使用SignalTapⅡ逻辑分析器
5.5.3 分析SignalTapⅡ数据
5.6 设计实例
5.6.1 建立设计工程
5.6.2 建立源文件
5.6.3 编译设计
5.6.4 引脚锁定
5.6.5 仿真设计
5.6.6 编程和配置
第6章SOPC系统简介
6.1 概述
6.1.1 SOC简介
6.1.2 SOPC技术
6.2 典型的SOPC系统处理器
6.2.1 Altera公司的NiosⅡ软核处理器
6.2.2 Xilinx公司的PowerPC硬核处理器
6.2.3 Xilinx公司的MicroBlaze软核处理器
6.2.4 Lattice公司的LatticeMico 32软核处理器
6.3 典型的SOPC系统开发工具
6.3.1 Altera公司的SOPC开发工具
6.3.2 Xilinx公司的SOPC开发工具
6.3.3 Lattice公司的SOPC开发工具
6.4 支持NiosⅡ系统的FPGA器件
6.4.1 Cyclone系列FPGA器件
6.4.2 CycloneⅡ系列FPGA器件
6.4.3 CycloneⅢ系列FPGA器件
6.4.4 StratixⅡ系列FPGA器件
6.4.5 StratixⅡGX系列FPGA器件
6.5 支持MicroBlaze软核和PowerPC硬核的FPGA器件
6.5.1 Spartan-3系列FPGA概述
6.5.2 Spartan-3系列FPGA结构特性
6.5.3 Spartan-3系列FPGA的IOB结构特性
6.5.4 Spartan-3系列FPGA的CLB结构特性
6.5.5 SDartan-3系列FPGA的RAM结构特性
6.5.6 Spartan-3系列FPGA的时钟网络特性
6.5.7 Spartan-3系列FPGA的布线资源特性
……
第7章NiosⅡ嵌入式处理器及总线接口
第8章NiosⅡ系统嵌入式外设
第9章NiosⅡ系统设计
第10章 一体化EDA开发工具
猜您喜欢
