Verilog HDL设计实用教程

　　VerilogHDL是一种广泛应用的硬件描述语言，无论是专用集成电路设计，还是嵌入式FPGA开发，都会使用VerilogHDL语言进行编程。《Verilog HDL设计实用教程》力求让读者快速掌握关键语法，能够在短时间内结合核心语法完成设计，同时注意梯度设置，引导读者从简单模块到复杂设计，逐渐掌握VerilogHDL。《Verilog HDL设计实用教程》语法简洁，重点突出，语句凝练，具有工程设计的风格。为了更好地配合学习，书中设有习题和相应解答，并配备了多个实验，所有代码均经过仿真，完整的实例均可供下载，方便读者调试和使用。对于重点和难点，辅以视频教学，能更好地帮助读者理解和掌握。《Verilog HDL设计实用教程》可作为电子、通信、计算机、自动化及集成电路设计相关专业的本科生教材，同时也适合对VerilogHDL感兴趣的爱好者或专业人士阅读。《Verilog HDL设计实用教程》特点：精简语法，保留核心，凝练语句，集中介绍和讨论重点内容，去除旁枝末节的干扰。语法→示例→练习→实验→综合设计，更合理地开展教学，更有效率地提升技能。配套丰富教学资源，包括完整PPT课件、详细习题解答、多类代码实例、实验参考和指导，教学讲解视频等。开设交流群，及时沟通、互助和答疑，随时解决学习中的困扰，并可持续获得教学资源更新。

　　黄海，哈尔滨理工大学软件与微电子学院副院长、教授、硕士生导师。长期从事信息安全、可重构计算、数字信号处理以及集成电路设计等方向的教学和科研工作，承担了“数字信号处理”“信号与系统”“硬件描述语言”等课程教学。近5年来，主持或参与国j级、省级教学综合改革项目8项，其中国j级新工科研究与实践项目1项，黑龙省高等教育教学改革项目3项，发表教改论文5篇，出版书籍1部；主持科研项目10项，其中国家自然基金项目1项，国家重点研发计划项目子课题1项，省级项目5项；发表SCI和EI期刊学术论文7篇；申请专利10项，其中授权发明专利2项、实用新型专利3项。于斌，哈尔滨理工大学软件与微电子学院教师，于哈尔滨工业大学获学士、硕士学位。长期从事信息安全和集成电路设计等方向的教学和科研工作，承担了“Verilog与数字系统设计”“集成电路验证技术”“计算机组成原理与结构”等课程教学。编写《ModelSim电子系统分析及仿真》（已累计三版）和《Verilog HDL数字系统设计及仿真》（已累计两版）等教材。

原理篇
第1章 入门简介及环境准备
1．1 Verilog简介
1．1．1 Verilog的作用
1．1．2 Verilog的发展
1．1．3 Verilog的使用
1．1．4 Verilog的结构
1．2 准备好工作环境
1．2．1 仿真软件的准备
1．2．2 代码编辑软件的准备
1．2．3 其他工具介绍
1．3 如何使用本书
第2章 模块结构与门级建模
2．1 Verilog模块的基本结构
2．2 语法介绍及示例
2．2．1 模块定义
2．2．2 端口声明
2．2．3 内部资源声明
2．2．4 功能描述
2．3 门级补充说明
练习题
第3章 模块的实例化与层次化建模
3．1 模块的实例化
3．1．1 实例化示例及语法
3．1．2 按顺序连接方式
3．1．3 按名称连接方式
3．2 层次化建模
3．2．1 自顶向下的设计
3．2．2 层次化名称
3．2．3 层次化建模实例
练习题
第4章 使用仿真软件验证设计
4．1 仿真前的准备
4．2 完整的仿真流程
4．2．1 建立工程
4．2．2 添加文件
4．2．3 编译与调试
4．2．4 启动仿真
4．2．5 观察结果
练习题
第5章 RTL建模语法——assign
5．1 assign语句
5．2 操作数
5．2．1 数值
5．2．2 参数
5．3 按位操作符
练习题
……
第6章 操作符与优先级
第7章 RTL建模语法——always
实验篇
习题答案