书籍详情
现代数字电路与系统设计（VHDL版）
作者：江国强 著
出版社：电子工业出版社
出版时间：2018-02-01
ISBN：9787121333842
定价：¥49.90
购买这本书可以去
内容简介
本书是基于电子设计自动化（EDA）技术编写的，全书共8章，包括VHDL、门电路的设计、组合逻辑电路的设计、触发器的设计、时序逻辑电路的设计、存储器的设计、数字系统的设计和常用EDA软件。数字电路与系统设计都是基于VHDL完成的，每个设计都经过了EDA软件的编译和仿真，或经过EDA试验开发系统平台的验证，确保无误。
作者简介
江国强，桂林电子科技大学现代科技学院教授，主讲《数字电路》|《EDA技术》等课程，编写了多本教材。
目录
目 录
第1章 VHDL\t（1）
1．1 VHDL设计实体的基本结构\t（1）
1．1．1 库、程序包\t（1）
1．1．2 实体\t（2）
1．1．3 结构体\t（3）
1．1．4 配置\t（3）
1．1．5 基本逻辑器件的VHDL描述\t（3）
1．2 VHDL语言要素\t（6）
1．2．1 VHDL文字规则\t（6）
1．2．2 VHDL数据对象\t（8）
1．2．3 VHDL数据类型\t（9）
1．2．4 VHDL的预定义数据类型\t（10）
1．2．5 IEEE预定义的标准逻辑位和矢量\t（11）
1．2．6 用户自定义数据类型方式\t（11）
1．2．7 VHDL操作符\t（12）
1．2．8 VHDL的属性\t（14）
1．3 VHDL的顺序语句\t（16）
1．3．1 赋值语句\t（16）
1．3．2 流程控制语句\t（16）
1．3．3 WAIT语句\t（22）
1．3．4 ASSERT（断言）语句\t（22）
1．3．5 NULL（空操作）语句\t（23）
1．4 并行语句\t（23）
1．4．1 PROCESS（进程）语句\t（23）
1．4．2 块语句\t（25）
1．4．3 并行信号赋值语句\t（26）
1．4．4 子程序和并行过程调用语句\t（28）
1．4．5 元件例化（COMPONENT）语句\t（30）
1．4．6 生成语句\t（32）
1．5 VHDL的库和程序包\t（34）
1．5．1 VHDL库\t（35）
1．5．2 VHDL程序包\t（35）
1．6 VHDL仿真\t（36）
1．6．1 VHDL仿真支持语句\t（36）
1．6．2 VHDL测试平台软件的设计\t（38）
第2章 门电路的设计\t（43）
2．1 用逻辑操作符设计门电路\t（43）
2．1．1 四-2输入与非门7400的设计\t（44）
2．1．2 六反相器7404的设计\t（44）
2．2 三态输出电路的设计\t（45）
2．2．1 同相三态输出门的设计\t（45）
2．2．2 三态输出与非门的设计\t（46）
2．2．3 集成三态输出缓冲器的设计\t（47）
第3章 组合逻辑电路的设计\t（50）
3．1 算术运算电路的设计\t（50）
3．1．1 一般运算电路的设计\t（50）
3．1．2 集成运算电路的设计\t（58）
3．2 编码器的设计\t（62）
3．2．1 普通编码器的设计\t（62）
3．2．2 集成编码器的设计\t（65）
3．3 译码器的设计\t（69）
3．3．1 4线-10线BCD译码器7442的设计\t（70）
3．3．2 4线-16译码器74154的设计\t（71）
3．3．3 3线-8线译码器74138的设计\t（72）
3．3．4 七段显示译码器7448的设计\t（74）
3．4 数据选择器的设计\t（76）
3．4．1 8选1数据选择器74151的设计\t（76）
3．4．2 双4选1数据选择器74153的设计\t（77）
3．4．3 16选1数据选择器161mux的设计\t（78）
3．4．4 三态输出8选1数据选择器74251的设计\t（79）
3．5 数值比较器的设计\t（80）
3．5．1 4位数值比较器7485的设计\t（81）
3．5．2 8位数值比较器74684的设计\t（82）
3．5．3 带使能控制的8位数值比较器74686的设计\t（83）
3．6 奇偶校验器的设计\t（84）
3．6．1 8位奇偶产生器/校验器74180的设计\t（84）
3．6．2 9位奇偶产生器74280\t（85）
3．7 码转换器的设计\t（86）
3．7．1 BCD编码之间的码转换器的设计\t（86）
3．7．2 数制之间的码转换器的设计\t（88）
3．7．3 明码与密码转换器的设计\t（92）
第4章 触发器的设计\t（95）
4．1 RS触发器的设计\t（95）
4．1．1 基本RS触发器的设计\t（95）
4．1．2 钟控RS触发器的设计\t（96）
4．2 D触发器的设计\t（97）
4．2．1 D锁存器的设计\t（98）
4．2．2 D触发器的设计\t（98）
4．2．3 集成D触发器的设计\t（99）
4．3 JK触发器的设计\t（100）
4．3．1 具有置位端的JK触发器7471的设计\t（100）
4．3．2 具有异步复位的JK触发器7472\t（101）
4．3．3 具有异步置位和共用异步复位与时钟的双JK触发器7478的设计\t（103）
第5章 时序逻辑电路的设计\t（105）
5．1 数码寄存器的设计\t（105）
5．1．1 8D锁存器74273的设计\t（105）
5．1．2 8D锁存器（三态输出）74373的设计\t（106）
5．2 移位寄存器的设计\t（107）
5．2．1 4位移位寄存器74178的设计\t（107）
5．2．2 双向移位寄存器74194的设计\t（108）
5．3 计数器的设计\t（110）
5．3．1 十进制同步计数器（异步复位）74160的设计\t（110）
5．3．2 4位二进制同步计数器（异步复位）74161的设计\t（112）
5．3．3 4位二进制同步计数器（同步复位）74163的设计\t（114）
5．3．4 4位二进制同步加/减计数器74191的设计\t（115）
5．4 专用数字电路的设计\t（116）
5．4．1 顺序脉冲发生器的设计\t（116）
5．4．2 序列信号发生器的设计\t（117）
5．4．3 伪随机信号发生器的设计\t（118）
5．4．4 序列信号检测器的设计\t（120）
5．4．5 流水灯控制器的设计\t（121）
5．4．6 抢答器的设计\t（122）
5．4．7 串行数据检测器的设计\t（124）
第6章 存储器的设计\t（128）
6．1 RAM的设计\t（128）
6．2 ROM的设计\t（129）
第7章 数字电路系统的设计\t（132）
7．1 数字电路系统的设计方法\t（132）
7．1．1 数字电路系统设计的图形编辑方式\t（132）
7．1．2 用元件例化方式实现系统设计\t（134）
7．2 8位串行加法器的设计\t（136）
7．2．1 基本元件的设计\t（136）
7．2．2 8位串行加法器的顶层设计\t（139）
7．3 24小时计时器的设计\t（141）
7．3．1 分频器gen_1s的设计\t（142）
7．3．2 60进制分频器的设计\t（142）
7．3．3 24进制分频器的设计\t（143）
7．3．4 24小时计时器的顶层设计\t（144）
7．4 万年历的设计\t（145）
7．4．1 控制器的设计\t（146）
7．4．2 数据选择器mux_4的设计\t（146）
7．4．3 数据选择器mux_16的设计\t（147）
7．4．4 年月日计时器的设计\t（148）
7．4．5 万年历的顶层设计\t（150）
7．5 倒计时器的设计\t（152）
7．5．1 控制器contr100_s的设计\t（152）
7．5．2 60进制减法计数器的设计\t（153）
7．5．3 24进制减法计数器的设计\t（154）
7．5．4 100进制减法计数器的设计\t（155）
7．5．5 倒计时器的顶层设计\t（155）
7．6 交通灯控制器的设计\t（157）
7．6．1 100进制减法计数器的设计\t（157）
7．6．2 控制器的设计\t（158）
7．6．3 交通灯控制器的顶层设计\t（159）
7．7 出租车计费器的设计\t（160）
7．7．1 计时器的设计\t（161）
7．7．2 计费器的设计\t（162）
7．7．3 出租车计费器的顶层设计\t（163）
7．8 波形发生器的设计\t（164）
7．8．1 计数器cnt256的设计\t（165）
7．8．2 存储器rom0的设计\t（166）
7．8．3 多路选择器mux_1的设计\t（168）
7．8．4 波形发生器的顶层设计\t（169）
7．9 数字电压表的设计\t（170）
7．9．1 分频器clkgen的设计\t（170）
7．9．2 控制器contr_2的设计\t（171）
7．9．3 存储器myrom_dyb的设计\t（173）
7．9．4 数字电压表的顶层设计\t（175）
7．10 8位十进制频率计设计\t（177）
7．10．1 测频控制信号发生器TESTCTC的设计\t（177）
7．10．2 十进制加法计数器CNT10X8的设计\t（178）
7．10．3 8位十进制锁存器reg4x8的设计\t（180）
7．10．4 频率计的顶层设计\t（181）
第8章 常用EDA软件\t（183）
8．1 Quartus II 13．0软件\t（183）
8．1．1 Quartus II软件的主界面\t（183）
8．1．2 Quartus II的图形编辑输入法\t（184）
8．1．3 Quartus II的文本编辑输入法\t（197）
8．1．4 嵌入式逻辑分析仪的使用方法\t（199）
8．1．5 嵌入式锁相环的设计方法\t（202）
8．1．6 设计优化\t（206）
8．1．7 Quartus II的RTL阅读器\t（207）
8．2 ModelSim\t（208）
8．2．1 ModelSim的图形用户交互方式\t（208）
8．2．2 ModelSim的交互命令方式\t（211）
8．2．3 ModelSim的批处理工作方式\t（213）
8．3 基于MATLAB/DSP Builder的DSP模块设计\t（214）
8．3．1 设计原理\t（214）
8．3．2 DSP Builder的层次设计\t（224）
8．4 Nios II嵌入式系统开发软件\t（225）
8．4．1 Nios II的硬件开发\t（225）
8．4．2 Qsys系统的编译与下载\t（229）
8．4．3 Nios II嵌入式系统的软件调试\t（240）
8．4．4 Nios II的常用组件与编程\t（244）
8．4．5 基于Nios II的Qsys系统应用\t（252）
附录A VHDL的关键词\t（263）
参考文献\t（264）
第1章 VHDL\t（1）
1．1 VHDL设计实体的基本结构\t（1）
1．1．1 库、程序包\t（1）
1．1．2 实体\t（2）
1．1．3 结构体\t（3）
1．1．4 配置\t（3）
1．1．5 基本逻辑器件的VHDL描述\t（3）
1．2 VHDL语言要素\t（6）
1．2．1 VHDL文字规则\t（6）
1．2．2 VHDL数据对象\t（8）
1．2．3 VHDL数据类型\t（9）
1．2．4 VHDL的预定义数据类型\t（10）
1．2．5 IEEE预定义的标准逻辑位和矢量\t（11）
1．2．6 用户自定义数据类型方式\t（11）
1．2．7 VHDL操作符\t（12）
1．2．8 VHDL的属性\t（14）
1．3 VHDL的顺序语句\t（16）
1．3．1 赋值语句\t（16）
1．3．2 流程控制语句\t（16）
1．3．3 WAIT语句\t（22）
1．3．4 ASSERT（断言）语句\t（22）
1．3．5 NULL（空操作）语句\t（23）
1．4 并行语句\t（23）
1．4．1 PROCESS（进程）语句\t（23）
1．4．2 块语句\t（25）
1．4．3 并行信号赋值语句\t（26）
1．4．4 子程序和并行过程调用语句\t（28）
1．4．5 元件例化（COMPONENT）语句\t（30）
1．4．6 生成语句\t（32）
1．5 VHDL的库和程序包\t（34）
1．5．1 VHDL库\t（35）
1．5．2 VHDL程序包\t（35）
1．6 VHDL仿真\t（36）
1．6．1 VHDL仿真支持语句\t（36）
1．6．2 VHDL测试平台软件的设计\t（38）
第2章 门电路的设计\t（43）
2．1 用逻辑操作符设计门电路\t（43）
2．1．1 四-2输入与非门7400的设计\t（44）
2．1．2 六反相器7404的设计\t（44）
2．2 三态输出电路的设计\t（45）
2．2．1 同相三态输出门的设计\t（45）
2．2．2 三态输出与非门的设计\t（46）
2．2．3 集成三态输出缓冲器的设计\t（47）
第3章 组合逻辑电路的设计\t（50）
3．1 算术运算电路的设计\t（50）
3．1．1 一般运算电路的设计\t（50）
3．1．2 集成运算电路的设计\t（58）
3．2 编码器的设计\t（62）
3．2．1 普通编码器的设计\t（62）
3．2．2 集成编码器的设计\t（65）
3．3 译码器的设计\t（69）
3．3．1 4线-10线BCD译码器7442的设计\t（70）
3．3．2 4线-16译码器74154的设计\t（71）
3．3．3 3线-8线译码器74138的设计\t（72）
3．3．4 七段显示译码器7448的设计\t（74）
3．4 数据选择器的设计\t（76）
3．4．1 8选1数据选择器74151的设计\t（76）
3．4．2 双4选1数据选择器74153的设计\t（77）
3．4．3 16选1数据选择器161mux的设计\t（78）
3．4．4 三态输出8选1数据选择器74251的设计\t（79）
3．5 数值比较器的设计\t（80）
3．5．1 4位数值比较器7485的设计\t（81）
3．5．2 8位数值比较器74684的设计\t（82）
3．5．3 带使能控制的8位数值比较器74686的设计\t（83）
3．6 奇偶校验器的设计\t（84）
3．6．1 8位奇偶产生器/校验器74180的设计\t（84）
3．6．2 9位奇偶产生器74280\t（85）
3．7 码转换器的设计\t（86）
3．7．1 BCD编码之间的码转换器的设计\t（86）
3．7．2 数制之间的码转换器的设计\t（88）
3．7．3 明码与密码转换器的设计\t（92）
第4章 触发器的设计\t（95）
4．1 RS触发器的设计\t（95）
4．1．1 基本RS触发器的设计\t（95）
4．1．2 钟控RS触发器的设计\t（96）
4．2 D触发器的设计\t（97）
4．2．1 D锁存器的设计\t（98）
4．2．2 D触发器的设计\t（98）
4．2．3 集成D触发器的设计\t（99）
4．3 JK触发器的设计\t（100）
4．3．1 具有置位端的JK触发器7471的设计\t（100）
4．3．2 具有异步复位的JK触发器7472\t（101）
4．3．3 具有异步置位和共用异步复位与时钟的双JK触发器7478的设计\t（103）
第5章 时序逻辑电路的设计\t（105）
5．1 数码寄存器的设计\t（105）
5．1．1 8D锁存器74273的设计\t（105）
5．1．2 8D锁存器（三态输出）74373的设计\t（106）
5．2 移位寄存器的设计\t（107）
5．2．1 4位移位寄存器74178的设计\t（107）
5．2．2 双向移位寄存器74194的设计\t（108）
5．3 计数器的设计\t（110）
5．3．1 十进制同步计数器（异步复位）74160的设计\t（110）
5．3．2 4位二进制同步计数器（异步复位）74161的设计\t（112）
5．3．3 4位二进制同步计数器（同步复位）74163的设计\t（114）
5．3．4 4位二进制同步加/减计数器74191的设计\t（115）
5．4 专用数字电路的设计\t（116）
5．4．1 顺序脉冲发生器的设计\t（116）
5．4．2 序列信号发生器的设计\t（117）
5．4．3 伪随机信号发生器的设计\t（118）
5．4．4 序列信号检测器的设计\t（120）
5．4．5 流水灯控制器的设计\t（121）
5．4．6 抢答器的设计\t（122）
5．4．7 串行数据检测器的设计\t（124）
第6章 存储器的设计\t（128）
6．1 RAM的设计\t（128）
6．2 ROM的设计\t（129）
第7章 数字电路系统的设计\t（132）
7．1 数字电路系统的设计方法\t（132）
7．1．1 数字电路系统设计的图形编辑方式\t（132）
7．1．2 用元件例化方式实现系统设计\t（134）
7．2 8位串行加法器的设计\t（136）
7．2．1 基本元件的设计\t（136）
7．2．2 8位串行加法器的顶层设计\t（139）
7．3 24小时计时器的设计\t（141）
7．3．1 分频器gen_1s的设计\t（142）
7．3．2 60进制分频器的设计\t（142）
7．3．3 24进制分频器的设计\t（143）
7．3．4 24小时计时器的顶层设计\t（144）
7．4 万年历的设计\t（145）
7．4．1 控制器的设计\t（146）
7．4．2 数据选择器mux_4的设计\t（146）
7．4．3 数据选择器mux_16的设计\t（147）
7．4．4 年月日计时器的设计\t（148）
7．4．5 万年历的顶层设计\t（150）
7．5 倒计时器的设计\t（152）
7．5．1 控制器contr100_s的设计\t（152）
7．5．2 60进制减法计数器的设计\t（153）
7．5．3 24进制减法计数器的设计\t（154）
7．5．4 100进制减法计数器的设计\t（155）
7．5．5 倒计时器的顶层设计\t（155）
7．6 交通灯控制器的设计\t（157）
7．6．1 100进制减法计数器的设计\t（157）
7．6．2 控制器的设计\t（158）
7．6．3 交通灯控制器的顶层设计\t（159）
7．7 出租车计费器的设计\t（160）
7．7．1 计时器的设计\t（161）
7．7．2 计费器的设计\t（162）
7．7．3 出租车计费器的顶层设计\t（163）
7．8 波形发生器的设计\t（164）
7．8．1 计数器cnt256的设计\t（165）
7．8．2 存储器rom0的设计\t（166）
7．8．3 多路选择器mux_1的设计\t（168）
7．8．4 波形发生器的顶层设计\t（169）
7．9 数字电压表的设计\t（170）
7．9．1 分频器clkgen的设计\t（170）
7．9．2 控制器contr_2的设计\t（171）
7．9．3 存储器myrom_dyb的设计\t（173）
7．9．4 数字电压表的顶层设计\t（175）
7．10 8位十进制频率计设计\t（177）
7．10．1 测频控制信号发生器TESTCTC的设计\t（177）
7．10．2 十进制加法计数器CNT10X8的设计\t（178）
7．10．3 8位十进制锁存器reg4x8的设计\t（180）
7．10．4 频率计的顶层设计\t（181）
第8章 常用EDA软件\t（183）
8．1 Quartus II 13．0软件\t（183）
8．1．1 Quartus II软件的主界面\t（183）
8．1．2 Quartus II的图形编辑输入法\t（184）
8．1．3 Quartus II的文本编辑输入法\t（197）
8．1．4 嵌入式逻辑分析仪的使用方法\t（199）
8．1．5 嵌入式锁相环的设计方法\t（202）
8．1．6 设计优化\t（206）
8．1．7 Quartus II的RTL阅读器\t（207）
8．2 ModelSim\t（208）
8．2．1 ModelSim的图形用户交互方式\t（208）
8．2．2 ModelSim的交互命令方式\t（211）
8．2．3 ModelSim的批处理工作方式\t（213）
8．3 基于MATLAB/DSP Builder的DSP模块设计\t（214）
8．3．1 设计原理\t（214）
8．3．2 DSP Builder的层次设计\t（224）
8．4 Nios II嵌入式系统开发软件\t（225）
8．4．1 Nios II的硬件开发\t（225）
8．4．2 Qsys系统的编译与下载\t（229）
8．4．3 Nios II嵌入式系统的软件调试\t（240）
8．4．4 Nios II的常用组件与编程\t（244）
8．4．5 基于Nios II的Qsys系统应用\t（252）
附录A VHDL的关键词\t（263）
参考文献\t（264）
猜您喜欢
