数字电路与逻辑设计

　　《数字电路与逻辑设计》系统介绍了数字电路设计的基本理论、知识和器件，详细介绍了数字电路的分析和设计方法，同时，为了符合数字系统设计的发展趋势，引入了可编程逻辑器件和硬件描述语言。本书共有9章，主要内容包括数字逻辑基础、组合逻辑电路、触发器、时序逻辑电路、数/模和模/数转换、脉冲波形的产生与变换、综合案例应用设计、可编程逻辑器件、Verilog HDL硬件描述语言设计基础。本书可作为高等院校电气信息类相关专业和部分非电类专业的基础教材和教学参考书，也可作为相关专业工程技术人员的参考书。

暂缺《数字电路与逻辑设计》作者简介

目录
第1章数字逻辑基础(1)
1.1概述(1)
1.2数制和代码(1)
1.2.1十进制数和二进制数(1)
1.2.2十六进制和八进制(2)
1.2.3不同进制数之间的转换(3)
1.2.4二进制符号数的表示法(6)
1.2.5二进制代码(7)
1.3逻 辑 运 算(9)
1.3.1基本逻辑运算(10)
1.3.2复合逻辑运算(11)
1.3.3正负逻辑问题(12)
1.4逻辑门电路(14)
1.4.1半导体的开关特性(14)
1.4.2简单门电路(17)
1.4.3 TTL集成门电路(18)
1.4.4CMOS集成门电路(26)
1.5逻辑函数的化简法(27)
1.5.1基本公式和定律(28)
1.5.2基本运算规则(31)
1.5.3逻辑函数代数法化简(32)
1.6逻辑函数的卡诺图化简法(34)
1.6.1最小项的定义及其性质(34)
1.6.2卡诺图(35)
1.6.3逻辑函数的卡诺图表示(37)
1.6.4逻辑函数卡诺图化简(37)
1.6.5具有约束的逻辑函数化简(39)
1.7逻辑函数的描述方法及转换(41)
1.7.1逻辑函数的描述方法(41)
1.7.2几种描述方法之间的转换(43)
本章小结(45)
习题1(45)
第2章组合逻辑电路(50)
2.1组合逻辑电路概述(50)
2.2组合逻辑电路的分析与设计(50)
2.2.1组合逻辑电路的分析(50)
2.2.2组合逻辑电路的设计(52)
2.3组合逻辑电路中的竞争冒险(56)
2.3.1产生竞争冒险的原因(57)
2.3.2竞争冒险的判断(57)
2.3.3消除竞争冒险的方法(58)
2.4加法器与算术逻辑单元(60)
2.4.1半加器和全加器(60)
2.4.2集成加法器(62)
2.4.3算术逻辑单元(64)
2.5数值比较器(66)
2.5.1数值比较器的设计(66)
2.5.2集成数值比较器(68)
2.6编码器(69)
2.6.1编码器的工作原理(70)
2.6.2集成优先编码器(73)
2.7译码器与数据分配器(76)
2.7.1译码器的分析及设计(76)
2.7.2集成译码器(78)
2.7.3数据分配器(86)
2.8数据选择器(87)
2.8.1数据选择器的类型及功能(87)
2.8.2集成数据选择器(89)
本章小结(94)
习题2(95)
第3章触发器(99)
3.1基本RS触发器(99)
3.1.1工作原理和逻辑功能(99)
3.1.2基本RS触发器的特点(101)
3.1.3集成RS触发器(102)
3.2同步触发器(103)
3.2.1同步RS触发器(103)
3.2.2同步D触发器(104)
3.2.3同步JK触发器(106)
3.2.4同步T触发器(108)
3.2.5同步触发器的特点(110)
3.3边沿触发器(110)
3.3.1边沿D触发器(110)
3.3.2边沿JK触发器(111)
3.3.3集成边沿触发器(112)
3.4不同类型触发器之间的相互转换(114)
3.4.1JK触发器转换成RS、D和T触发器(115)
3.4.2D触发器转换成RS、JK和T触发器(116)
3.5触发器的电气特性(117)
3.6触发器的应用举例(118)
本章小结(120)
习题3(121)
第4章时序逻辑电路(127)
4.1时序逻辑电路概述(127)
4.1.1时序逻辑电路的特点及分类(127)
4.1.2时序逻辑电路的功能描述方法(128)
4.2时序逻辑电路的分析(129)
4.2.1时序逻辑电路的分析步骤(129)
4.2.2同步时序逻辑电路分析举例(130)
4.2.3异步时序逻辑电路分析举例(136)
4.3时序逻辑电路的设计(138)
4.3.1同步时序逻辑电路的设计(138)
4.3.2异步时序逻辑电路的设计(146)
4.4常用中规模集成时序逻辑电路(148)
4.4.1寄存器与移位寄存器(148)
4.4.2计数器(153)
4.4.3脉冲序列信号发生器(167)
4.4.4脉冲分配器(171)
本章小结(172)
习题4(173)
第5章数/模转换与模/数转换(179)
5.1概述(179)
5.2DAC(180)
5.2.1D/A转换的基本知识(180)
5.2.2常用的数模转换技术(181)
5.2.3数模转换器的性能指标(184)
5.2.4集成DAC(185)
5.3ADC(186)
5.3.1A/D转换的基本知识(186)
5.3.2常用的A/D转换技术(188)
5.3.3ADC的性能指标(194)
5.3.4集成ADC(195)
本章小结(196)
习题5(197)
第6章脉冲波形的产生与变换(201)
6.1集成定时器555(201)
6.2多谐振荡器(202)
6.2.1555定时器构成的多谐振荡器(203)
6.2.2门电路构成的多谐振荡器(205)
6.2.3石英晶体多谐振荡器(206)
6.2.4多谐振荡器的应用(207)
6.3单稳态触发器(209)
6.3.1555定时器构成的单稳态触发器(209)
6.3.2门电路构成的单稳态触发器(211)
6.3.3集成单稳态触发器(214)
6.3.4单稳态触发器的应用(216)
6.4施密特触发器(217)
6.4.1555定时器构成的施密特触发器(218)
6.4.2门电路构成的施密特触发器(219)
6.4.3集成施密特触发器(220)
6.4.4施密特触发器的应用(220)
本章小结(222)
习题6(223)
第7章综合案例应用设计(226)
7.1彩灯控制器设计(226)
7.1.1设计要求(226)
7.1.2基本结构(227)
7.1.3设计实现(228)
7.2温度监控报警电路设计(231)
7.2.1设计要求(231)
7.2.2基本结构(231)
7.2.3设计实现(232)
7.3交通灯信号控制器设计(235)
7.3.1设计要求(235)
7.3.2基本结构(235)
7.3.3设计实现(236)
本章小结(239)
习题7(239)
第8章可编程逻辑器件(240)
8.1概述(240)
8.2基本结构和表示方法(241)
8.2.1基本结构(241)
8.2.2PLD电路的表示方法(241)
8.2.3PLD的分类(244)
8.3低密度可编程逻辑器件(244)
8.3.1可编程只读存储器(244)
8.3.2可编程逻辑阵列(246)
8.3.3可编程阵列逻辑(246)
8.3.4通用阵列逻辑(GAL)(247)
8.4复杂可编程逻辑器件(249)
8.4.1CPLD的基本结构(250)
8.4.2典型CPLD器件的结构(250)
8.5现场可编程门阵列(254)
8.5.1FPGA的基本结构(255)
8.5.2典型FPGA器件的结构(257)
8.6CPLD/FPGA的设计流程和编程(263)
8.6.1CPLD/FPGA的设计流程(264)
8.6.2CPLD器件的编程(265)
8.6.3FPGA器件的配置(265)
本章小结(268)
习题8(269)
第9章Verilog HDL硬件描述语言设计基础(270)
9.1Verilog程序的基本结构(270)
9.2Verilog语言要素(272)
9.3Verilog常量(272)
9.3.1整数(273)
9.3.2实数(274)
9.3.3字符串(274)
9.3.4符号常量(275)
9.4数据类型(276)
9.4.1线网(net)类型(276)
9.4.2寄存器类型(277)
9.4.3向量(279)
9.5Verilog的运算符(281)
9.6Verilog的行为级建模(285)
9.6.1过程语句(285)
9.6.2语句块(289)
9.6.3赋值语句(291)
9.6.4程序控制语句(293)
9.6.5Verilog的编译指示语句(299)
9.6.6任务和函数(302)
9.7Verilog的结构级建模(306)
9.7.1门级建模(306)
9.7.2用户自定义元件(309)
9.7.3模块级建模(314)
9.8数字电路的Verilog描述实例(321)
9.8.1常用组合逻辑电路的Verilog描述(322)
9.8.2常用时序逻辑电路的Verilog描述(328)
9.8.3有限状态机的Verilog描述(335)
本章小结(340)
习题9(341)
附录AVerilog HDL(IEEE Std 1364—2001)支持的关键字(343)
参考文献(344)