Intel FPGA/CPLD设计：基础篇

　　本书结合作者多年工作经验，系统地介绍了FPGA CPLD的基本设计方法。在介绍FPGA CPLD概念的基础上，介绍了Intel主流FPGA CPLD的结构与特点，并通过丰富的实例讲解Quartus II与ModelSim、Synplify Pro等常用EDA工具的开发流程。本书所有实例的完整工程、源代码和使用说明文件，都以云存储的方式存放在云端，读者可以通过扫描二维码的方式进行下载。本书可作为高等院校通信工程、电子工程、计算机、微电子与半导体等专业的教材，也可作为硬件工程师和IC工程师的实用工具书。

　　王诚：西安电子科技大学 通信与电子信息系统 硕士 高-级工程师 Lattice公司中国区总经理，工作经验丰富研究领域：扩频通信、CDMA通信、3G基带设计、FPGA 数字ASIC设计、优化、验证取得成果：两项WCDMA实现技术专利发明人，在一级期刊上发表多篇CDMA技术论文，发表数篇国内外FPGA ASIC设计技术研讨会论文，编写图书《FPGA CPLD设计工具──Xilinx ISE 使用详解》、《Altera FPGA CPLD设计（基础篇）》、《Altera FPGA CPLD设计（高-级篇）》 王江宏 西北工业大学 通信与信息系统专业 硕士研究生 毕业后先后加入中兴通讯 上海贝尔 Altera Intel工作 主要从事无线通信设备技术研发， FPGA+ARM技术支持。

第1章FPGACPLD简介11．1可编程逻辑设计技术简介11．1．1可编程逻辑器件发展简史11．1．2可编程逻辑器件分类21．2FPGA带来的优势21．3FPGACPLD的基本结构31．3．1FPGA的基本结构31．3．2CPLD的基本结构71．3．3FPGA和CPLD的比较91．4FPGACPLD的设计流程101．5FPGACPLD的常用开发工具141．6下一代可编程逻辑设计技术展望181．6．1下一代可编程逻辑器件硬件上的四大发展趋势181．6．2下一代EDA软件设计方法发展趋势231．7小结271．8问题与思考27第2章AlteraFPGACPLD的结构282．1Altera高密度FPGA282．1．1主流高端FPGA──StratixVEGXGTGS282．1．2内嵌10Gbits高速串行收发器的FPGA──StratixIVGT502．1．3内嵌高速串行收发器的中端FPGA──ArriaIIGX532．2Altera低成本FPGA532．3Altera的CPLD器件592．4小结622．5问题与思考62第3章AlteraQuartusII开发流程633．1QuartusII软件综述633．1．1QuartusII软件的功能633．1．2QuartusII软件的用户界面653．2设计输入683．2．1设计输入方式703．2．2设计规划713．2．3设计输入文件实例713．2．4设计约束733．3综合793．3．1使用QuartusII软件集成综合793．3．2控制综合793．3．3综合实例843．3．4第三方综合工具853．4布局布线863．4．1设置布局布线参数863．4．2布局布线实例903．4．3增量布局布线913．4．4反标保留分配913．5仿真923．5．1建立矢量源文件923．5．2仿真实例953．6编程与配置963．6．1建立编程文件963．6．2器件编程和配置983．7案例分析：滤波器的设计1003．7．1第1个滤波器1003．7．2第2个滤波器：插入流水1033．7．3第3个滤波器：对称结构1053．7．4第4个滤波器：脉动滤波器（SystolicFilter）1063．7．5第5个滤波器：对称反向结构脉动滤波器1073．7．6案例总结1093．8小结1093．9问题与思考109第4章Altera的IP工具1104．1IP的概念和Altera的IP1104．1．1IP的概念1104．1．2Altera可提供的IP1114．1．3AlteraIP在设计中的作用1134．2使用Altera的基本宏功能1144．2．1定制基本宏功能1154．2．2实现基本宏功能1194．2．3设计实例1224．3使用Altera的IP核1254．3．1定制IP核1254．3．2实现IP核1294．3．3设计实例1304．4小结1314．5问题与思考131第5章QuartusII的常用辅助设计工具1325．1IO分配验证1325．1．1IO分配验证功能简介1335．1．2IO分配验证流程1335．1．3用于IO分配验证的输入1365．1．4运行IO分配验证1375．2功率分析1395．2．1Excel-based功率计算器1395．2．2Simulation-based功率估算1415．3RTL阅读器1425．3．1RTL阅读器简介1425．3．2RTL阅读器用户界面1435．3．3原理图的分页和模块层次的切换1445．3．4过滤原理图1455．3．5将原理图中的节点定位到源设计文件1475．3．6在原理图中查找节点或网线1475．3．7使用RTL阅读器分析设计中的问题1485．4SignalProbe及SignalTapII逻辑分析器1485．4．1SignalProbe1485．4．2SignalTapII1515．5时序收敛平面布局规划器（TimingClosureFloorplan）1575．5．1使用TimingClosureFloorplan分析设计1585．5．2使用TimingClosureFloorplan优化设计1645．6ChipEditor底层编辑器1645．6．1ChipEditor功能简介1645．6．2使用ChipEditor的设计流程1655．6．3ChipEditor视图1665．6．4资源特性编辑器1685．6．5ChipEditor的一般应用1725．7工程更改管理（ECO）1725．7．1ECO简介1735．7．2ECO的应用范围1735．7．3ECO的操作流程1745．7．4使用ChangeManager查看和管理更改1755．7．5ECO验证1765．8小结1765．9问题与思考176第6章编程与配置1776．1配置AlteraFPGA1776．1．1配置方式1776．1．2主动串行（AS）1836．1．3被动串行（PS）1866．1．4快速被动并行（FPP）1886．1．5被动并行异步（PPA）1896．1．6JTAG配置方式1916．1．7ByteBlasterII下载电缆1926．1．8配置芯片1946．2配置文件和软件支持1946．2．1软件支持1946．2．2配置文件1966．3单板设计及调试注意事项1996．3．1配置的可靠性2006．3．2单板设计要点2006．3．3调试建议2016．4小结2036．5问题与思考203第7章第三方EDA工具2047．1第三方EDA工具综述2047．1．1NativeLink与WYSIWYG2047．1．23种EDA工具的使用流程2057．1．3QuartusII支持的第三方工具2057．2仿真的概念与ModelSim仿真工具2077．2．1仿真简介2077．2．2仿真的切入点2087．2．3ModelSim仿真工具的不同版本2107．2．4ModelSim的图形用户界面2107．2．5ModelSim的基本仿真步骤2217．2．6使用ModelSim进行功能仿真2267．2．7使用ModelSim进行时序仿真2307．2．8ModelSim仿真工具高级应用2327．3综合的概念与SynplifySynplifyPro综合工具2427．3．1SynplifySynplifyPro的功能与特点2427．3．2SynplifyPro的用户界面2487．3．3SynplifyPro综合流程2517．3．4SynplifyPro的其他综合技巧2727．4小结2847．5问题与思考284