书籍详情
数字集成电路功耗与测试综合优化
作者：孙强 著
出版社：清华大学出版社
出版时间：2016-12-01
ISBN：9787302455608
定价：¥46.00
购买这本书可以去
内容简介
在数字集成电路领域中，随着VLSI集成度和时钟频率的不断提高，使得低层次综合效率越来越低，测试越来越困难，电路功耗问题也越来越突出。研究表明，高层次综合与设计技术能最大限度地解决上述难题，优化设计目标。本书运用高层次综合与设计技术，对数字集成电路的功耗与测试综合优化等课题进行深入研究，介绍和提出了一些新的表示模型、设计方法和算法，推动了数字集成电路可测性、低功耗及其相互协调等问题的解决。
作者简介
暂缺《数字集成电路功耗与测试综合优化》作者简介
目录
第1章 绪论 1
1.1 研究背景及意义 2
1.2 研究现状分析 5
1.2.1 高层次综合研究现状 5
1.2.2 高层次测试综合研究现状 5
1.2.3 高层次低功耗综合研究现状 8
1.3 本书的主要研究内容 11
1.3.1 新型高层次测试综合方法研究12
1.3.2 新型高层次低功耗综合方法研究 13
1.3.3 基于多项式符号代数的高层次新方法研究 13
1.4 本书的结构安排 14
第2章 高层次综合理论和方法 17
2.1 高层次综合技术 18
2.1.1 高层次综合的基本原理 18
2.1.2 开展高层次综合的原因 21
2.1.3 高层次综合的不同阶段 21
2.1.4 调度算法 25
2.1.5 分配算法 29
2.1.6 高层次综合实例 32
2.2 可测性设计理论和技术 34
数字集成电路功耗与测试综合优化
2.2.1 可测性设计技术 34
2.2.2 可测性分析技术 35
2.2.3 测试综合技术 37
2.3 低功耗设计理论和技术 39
2.3.1 CMOS电路功耗的来源 39
2.3.2 低功耗设计方法 41
2.3.3 高层次综合中的功率降低方法43
2.3.4 峰值功率最小化的原因 45
2.3.5 降低平均功率和能耗的原因 45
2.3.6 应用频率和电压缩放的原因 46
2.3.7 多供应电压、动态时钟和多周期 47
第3章 高层次综合过程可测性问题的分析和研究 53
3.1 资源分配过程降低时序深度 54
3.1.1 可控制性和可观察性的提高 54
3.1.2 时序深度降低 56
3.1.3 寄存器分配的具体实现过程 59
3.1.4 模块分过程 67
3.1.5 互连分配 68
3.1.6 实例验证 68
3.2 资源分配过程降低时序环路 70
3.2.1 无循环调度数据流图中的时序环路对可测性的影响 71
3.2.2 有循环调度数据流图中的时序环路对可测性的影响 74
3.2.3 寄存器分配 78
3.3 调度过程的可测性综合 80
3.3.1 调度过程可控制性和可观察性的提高 80
3.3.2 通过调度来降低时序深度和时序环路 81
3.3.3 基于灵活度通路的调度算法 83
V
目 录
3.4 应用层次化控制数据流图解决条件资源共享可测性问题 86
第4章 应用图理论的高层次测试综合方法 89
4.1 高层次综合中与可测性相关的知识 91
4.1.1 数据通路电路图 91
4.1.2 变量的生存周期和分类 91
4.1.3 可控制性和可观测性 92
4.1.4 时序通路 92
4.1.5 时序环路 92
4.1.6 基于可测性高层次综合的4个准则 93
4.2 基于加权相容图的可测性寄存器分配算法 94
4.2.1 基于可测性的寄存器分配模型94
4.2.2 寄存器分配相容图的团划分算法 97
4.2.3 算法的时间复杂度分析 103
4.2.4 实验结果 104
第5章 高层次功耗优化理论和方法 109
5.1 高层次功耗优化相关研究工作 111
5.1.1 数据通路调度过程中使用电压降低实现能量或降低平均功耗 111
5.1.2 高层次综合过程中开关活动性的降低 115
5.1.3 通过数据通路调度减少峰值功率 120
5.1.4 可变电压处理器调度 121
5.1.5 基于低功耗或高性能可变电压、频率、延迟和多电压系统的设计和综合 123
5.2 一种能耗最小化方法 127
5.2.1 目标架构和数据通路规范 128
5.2.2 时间约束调度 129
5.2.3 资源约束调度 136
5.2.4 能耗最小化方法总结 141
数字集成电路功耗与测试综合优化
第6章 应用多目标遗传算法的高层次多电压功耗优化方法 143
6.1 问题表示 144
6.1.1 问题定义 145
6.1.2 遗传算法的染色体编码 145
6.1.3 问题的数学模型表示 146
6.2 无效染色体的形成原因 147
6.3 违反时间和违反面积约束的无效染色体的解决 147
6.3.1 问题转换 147
6.3.2 基于Pareto强度值的个体排序 149
6.4 违反数据依赖关系的无效染色体的解决 149
6.4.1 基于数据依赖的单点杂交算子151
6.4.2 无效染色体的重调度分配 153
6.5 基于Pareto强度值和数据依赖单点杂交的多目标遗传算法 155
6.6 实验结果 155
第7章 峰值功耗优化改进的力引导调度方法 159
7.1 基本的力引导调度算法 161
7.2 改进的功耗优化的力引导调度算法 162
7.2.1 单周期操作的峰值功耗优化的力引导调度算法 163
7.2.2 多周期操作的峰值功耗优化的力引导调度算法 168
7.3 实验结果 170
第8章 基于多项式符号代数的高层次综合方法 173
8.1 多项式符号表示和运算 178
8.1.1 一元多项式的定义 178
8.1.2 一元多项式的运算 178
8.1.3 多元多项式的符号表示 179
目 录
8.1.4 多元多项式的运算 180
8.2 基于多项式符号代数的高层次测试综合方法 180
8.3 基于多项式符号代数的高层次低功耗综合方法 181
8.4 基于多项式符号代数的高层次综合研究展望 182
8.4.1 研究内容、目标及拟解决的关键问题 182
8.4.2 研究采用的方法、技术路线及可行性分析 184
8.4.3 相关研究的学术思想及创新之处 186
8.4.4 研究所涉及的学科交叉情况 187
8.4.5 相关研究的后续发展潜力 187
8.5 本章小结 188
第9章 总结与展望 189
参考文献 192
1.1 研究背景及意义 2
1.2 研究现状分析 5
1.2.1 高层次综合研究现状 5
1.2.2 高层次测试综合研究现状 5
1.2.3 高层次低功耗综合研究现状 8
1.3 本书的主要研究内容 11
1.3.1 新型高层次测试综合方法研究12
1.3.2 新型高层次低功耗综合方法研究 13
1.3.3 基于多项式符号代数的高层次新方法研究 13
1.4 本书的结构安排 14
第2章 高层次综合理论和方法 17
2.1 高层次综合技术 18
2.1.1 高层次综合的基本原理 18
2.1.2 开展高层次综合的原因 21
2.1.3 高层次综合的不同阶段 21
2.1.4 调度算法 25
2.1.5 分配算法 29
2.1.6 高层次综合实例 32
2.2 可测性设计理论和技术 34
数字集成电路功耗与测试综合优化
2.2.1 可测性设计技术 34
2.2.2 可测性分析技术 35
2.2.3 测试综合技术 37
2.3 低功耗设计理论和技术 39
2.3.1 CMOS电路功耗的来源 39
2.3.2 低功耗设计方法 41
2.3.3 高层次综合中的功率降低方法43
2.3.4 峰值功率最小化的原因 45
2.3.5 降低平均功率和能耗的原因 45
2.3.6 应用频率和电压缩放的原因 46
2.3.7 多供应电压、动态时钟和多周期 47
第3章 高层次综合过程可测性问题的分析和研究 53
3.1 资源分配过程降低时序深度 54
3.1.1 可控制性和可观察性的提高 54
3.1.2 时序深度降低 56
3.1.3 寄存器分配的具体实现过程 59
3.1.4 模块分过程 67
3.1.5 互连分配 68
3.1.6 实例验证 68
3.2 资源分配过程降低时序环路 70
3.2.1 无循环调度数据流图中的时序环路对可测性的影响 71
3.2.2 有循环调度数据流图中的时序环路对可测性的影响 74
3.2.3 寄存器分配 78
3.3 调度过程的可测性综合 80
3.3.1 调度过程可控制性和可观察性的提高 80
3.3.2 通过调度来降低时序深度和时序环路 81
3.3.3 基于灵活度通路的调度算法 83
V
目 录
3.4 应用层次化控制数据流图解决条件资源共享可测性问题 86
第4章 应用图理论的高层次测试综合方法 89
4.1 高层次综合中与可测性相关的知识 91
4.1.1 数据通路电路图 91
4.1.2 变量的生存周期和分类 91
4.1.3 可控制性和可观测性 92
4.1.4 时序通路 92
4.1.5 时序环路 92
4.1.6 基于可测性高层次综合的4个准则 93
4.2 基于加权相容图的可测性寄存器分配算法 94
4.2.1 基于可测性的寄存器分配模型94
4.2.2 寄存器分配相容图的团划分算法 97
4.2.3 算法的时间复杂度分析 103
4.2.4 实验结果 104
第5章 高层次功耗优化理论和方法 109
5.1 高层次功耗优化相关研究工作 111
5.1.1 数据通路调度过程中使用电压降低实现能量或降低平均功耗 111
5.1.2 高层次综合过程中开关活动性的降低 115
5.1.3 通过数据通路调度减少峰值功率 120
5.1.4 可变电压处理器调度 121
5.1.5 基于低功耗或高性能可变电压、频率、延迟和多电压系统的设计和综合 123
5.2 一种能耗最小化方法 127
5.2.1 目标架构和数据通路规范 128
5.2.2 时间约束调度 129
5.2.3 资源约束调度 136
5.2.4 能耗最小化方法总结 141
数字集成电路功耗与测试综合优化
第6章 应用多目标遗传算法的高层次多电压功耗优化方法 143
6.1 问题表示 144
6.1.1 问题定义 145
6.1.2 遗传算法的染色体编码 145
6.1.3 问题的数学模型表示 146
6.2 无效染色体的形成原因 147
6.3 违反时间和违反面积约束的无效染色体的解决 147
6.3.1 问题转换 147
6.3.2 基于Pareto强度值的个体排序 149
6.4 违反数据依赖关系的无效染色体的解决 149
6.4.1 基于数据依赖的单点杂交算子151
6.4.2 无效染色体的重调度分配 153
6.5 基于Pareto强度值和数据依赖单点杂交的多目标遗传算法 155
6.6 实验结果 155
第7章 峰值功耗优化改进的力引导调度方法 159
7.1 基本的力引导调度算法 161
7.2 改进的功耗优化的力引导调度算法 162
7.2.1 单周期操作的峰值功耗优化的力引导调度算法 163
7.2.2 多周期操作的峰值功耗优化的力引导调度算法 168
7.3 实验结果 170
第8章 基于多项式符号代数的高层次综合方法 173
8.1 多项式符号表示和运算 178
8.1.1 一元多项式的定义 178
8.1.2 一元多项式的运算 178
8.1.3 多元多项式的符号表示 179
目 录
8.1.4 多元多项式的运算 180
8.2 基于多项式符号代数的高层次测试综合方法 180
8.3 基于多项式符号代数的高层次低功耗综合方法 181
8.4 基于多项式符号代数的高层次综合研究展望 182
8.4.1 研究内容、目标及拟解决的关键问题 182
8.4.2 研究采用的方法、技术路线及可行性分析 184
8.4.3 相关研究的学术思想及创新之处 186
8.4.4 研究所涉及的学科交叉情况 187
8.4.5 相关研究的后续发展潜力 187
8.5 本章小结 188
第9章 总结与展望 189
参考文献 192
猜您喜欢
