书籍详情
片上网络原理与设计
作者：马胜 著
出版社：机械工业出版社
出版时间：2017-01-01
ISBN：9787111555162
定价：¥99.00
购买这本书可以去
内容简介
本书采用自底向上的方式深入探索了片上网络的设计空间，从底层路由器、缓存和拓扑结构的实现，到网络层路由算法和流控机制的设计，再到片上网络与高层并行编程模式的协同优化。本书可作为研究人员的科研参考书，也可作为计算机科学和微电子专业高年级本科生和研究生教材。
作者简介
马胜，博士，国防科技大学计算机学院微电子与微处理器研究所助理研究员。参与多门研究生课程的教学工作，包括“片上互连网络”和“DSP算法与体系结构实现”等。作为项目负责人主持国家自然科学基金青年基金项目1项，省部级项目3项。
目录
前言
第一部分 序言
第1章 绪论2
1.1 众核处理器时代2
1.2 以通信为核心的跨层次优化3
1.3 片上网络简介5
1.3.1拓扑结构6
1.3.2 路由算法7
1.3.3 流控机制8
1.3.4 路由器微结构10
1.3.5 性能评价指标13
1.4 片上网络研究现状14
1.4.1 拓扑结构的研究14
1.4.2 单播通信路由的研究15
1.4.3 聚合通信路由的研究16
1.4.4 流控机制的研究17
1.4.5 路由器微结构的研究18
1.5 真实处理器的片上网络19
1.5.1 MIT RAW处理器19
1.5.2 Tilera TILE64处理器21
1.5.3 Sony/Toshiba/IBM Cell处理器23
1.5.4 U. T. Austion TRIPS处理器24
1.5.5 Intel Teraflops处理器26
1.5.6 Intel SCC处理器27
1.5.7 Intel Larrabee处理器29
1.5.8 Intel Knights Corner处理器30
1.5.9 真实处理器片上网络特性总结32
1.6 全书内容概述34
1.7 参考文献36
第二部分 逻辑层实现
第2章 单周期翼通道路由器结构48
2.1 引言48
2.2 翼通道路由器体系结构50
2.2.1 翼通道单周期路由器总体结构50
2.2.2 翼通道工作原理55
2.3 路由器微体系结构设计58
2.3.1 通道分配部件58
2.3.2 快速仲裁部件60
2.3.3 SIG管理单元和SIG控制单元61
2.4 实验评估62
2.4.1 模拟环境62
2.4.2 流水线延迟分析63
2.4.3 延迟与吞吐率64
2.4.4 面积与功耗67
2.5 本章小结68
2.6 参考文献69
第3章 动态虚通道路由器71
3.1 引言71
3.2 拥塞感知的动态虚通道结构72
3.2.1 动态虚通道72
3.2.2 拥塞缓解策略74
3.3 拥塞感知的多端口共享缓冲结构75
3.3.1 多端口共享缓冲的动态虚通道75
3.3.2 拥塞缓解策略78
3.4 DVC路由器微结构78
3.4.1 虚通道控制部件79
3.4.2 拥塞缓解电路81
3.4.3 虚通道仲裁部件与开关仲裁部件82
3.5 HiBB路由器微结构84
3.5.1 虚通道控制部件85
3.5.2 虚通道仲裁部件与输出端口仲裁部件86
3.5.3 虚通道调整结构88
3.6 实验评估89
3.6.1 DVC路由器评估89
3.6.2 HiBB路由器评估92
3.7 本章小结95
3.8 参考文献96
第4章 虚拟总线拓扑结构98
4.1 引言98
4.2 相关研究99
4.3 研究动机100
4.3.1 基本片上通信网络100
4.3.2 片上网络问题分析101
4.3.3 基于事务的总线通信优势103
4.4 虚拟总线片上网络103
4.4.1 拓扑结构103
4.4.2 虚拟总线机制105
4.4.3 饿死与死锁避免111
4.4.4 VBON路由器结构111
4.5 实验评估112
4.5.1 模拟框架113
4.5.2 合成流量评估115
4.5.3 真实应用评估118
4.5.4 功耗分析119
4.5.5 开销分析119
4.6 本章小结120
4.7 参考文献120
第三部分 网络层路由和流控设计
第5章 区域隔离路由算法124
5.1 引言124
5.2 相关研究126
5.3 研究动机127
5.3.1 局部自适应算法的局限性128
5.3.2 应用程序内部的干扰129
5.3.3 应用程序之间的干扰130
5.4 区域隔离路由算法131
5.4.1 拥塞信息传播网络132
5.4.2 DBAR路由器微结构134
5.4.3 路由函数设计136
5.5 实验评估139
5.5.1 路由函数评估140
5.5.2 单区域性能142
5.5.3 多区域性能145
5.5.4 集中型网格网络性能148
5.6 硬件开销讨论151
5.6.1 连线资源151
5.6.2 路由器开销151
5.6.3 功耗和能量延迟积151
5.7 进一步讨论152
5.7.1 拥塞信息传播网络带宽152
5.7.2 DBAR的可扩展性153
5.7.3 拥塞信息传播延迟153
5.8 本章小结153
5.9 参考文献153
第6章 完全自适应路由算法的流控机制158
6.1 引言158
6.2 相关研究161
6.2.1 死锁避免理论161
6.2.2 完全自适应路由算法设计162
6.3 研究动机162
6.3.1 虚通道分配策略162
6.3.2 路由灵活性163
6.4 流控和路由设计165
6.4.1 全报文发送165
6.4.2 逃逸虚通道的积极分配策略168
6.4.3 完全自适应路由算法171
6.4.4 路由器微结构171
6.5 合成流量模式评测173
6.5.1 合成流量模式结果174
6.5.2 路由算法的缓存利用率176
6.5.3 敏感性分析178
6.6 真实应用程序评测181
6.6.1 实验方法和实验配置182
6.6.2 PARSEC测试集结果182
6.7 流控机制的详细分析183
6.7.1 缓存利用率的详细分析183
6.7.2 流控机制的公平性分析187
6.8 进一步讨论189
6.8.1 报文长度和虚通道深度189
6.8.2 DAMQ和混合流控机制190
6.9 本章小结190
6.10 参考文献190
第7章 切片气泡流控机制195
7.1引言195
7.2传统设计的局限197
7.2.1dateline197
7.2.2本地气泡策略198
7.2.3关键气泡策略198
7.2.4处理变长报文的低效性199
7.3切片气泡流控机制及策略200
7.3.1理论描述200
7.3.2本地切片气泡策略202
7.3.3关键切片气泡策略202
7.3.4饿死现象203
7.4路由器流水线和微结构205
7.4.1FBFC路由器205
7.4.2VCT路由器206
7.5实验方法207
7.6一维Torus网络性能评测208
7.6.1性能208
7.6.2缓存利用率210
7.6.3短报文和长报文的传输延迟211
7.7二维Torus网络性能评测212
7.7.14×4 Torus网络性能212
7.7.2单切片报文比例敏感性分析214
7.7.3缓存数
第一部分 序言
第1章 绪论2
1.1 众核处理器时代2
1.2 以通信为核心的跨层次优化3
1.3 片上网络简介5
1.3.1拓扑结构6
1.3.2 路由算法7
1.3.3 流控机制8
1.3.4 路由器微结构10
1.3.5 性能评价指标13
1.4 片上网络研究现状14
1.4.1 拓扑结构的研究14
1.4.2 单播通信路由的研究15
1.4.3 聚合通信路由的研究16
1.4.4 流控机制的研究17
1.4.5 路由器微结构的研究18
1.5 真实处理器的片上网络19
1.5.1 MIT RAW处理器19
1.5.2 Tilera TILE64处理器21
1.5.3 Sony/Toshiba/IBM Cell处理器23
1.5.4 U. T. Austion TRIPS处理器24
1.5.5 Intel Teraflops处理器26
1.5.6 Intel SCC处理器27
1.5.7 Intel Larrabee处理器29
1.5.8 Intel Knights Corner处理器30
1.5.9 真实处理器片上网络特性总结32
1.6 全书内容概述34
1.7 参考文献36
第二部分 逻辑层实现
第2章 单周期翼通道路由器结构48
2.1 引言48
2.2 翼通道路由器体系结构50
2.2.1 翼通道单周期路由器总体结构50
2.2.2 翼通道工作原理55
2.3 路由器微体系结构设计58
2.3.1 通道分配部件58
2.3.2 快速仲裁部件60
2.3.3 SIG管理单元和SIG控制单元61
2.4 实验评估62
2.4.1 模拟环境62
2.4.2 流水线延迟分析63
2.4.3 延迟与吞吐率64
2.4.4 面积与功耗67
2.5 本章小结68
2.6 参考文献69
第3章 动态虚通道路由器71
3.1 引言71
3.2 拥塞感知的动态虚通道结构72
3.2.1 动态虚通道72
3.2.2 拥塞缓解策略74
3.3 拥塞感知的多端口共享缓冲结构75
3.3.1 多端口共享缓冲的动态虚通道75
3.3.2 拥塞缓解策略78
3.4 DVC路由器微结构78
3.4.1 虚通道控制部件79
3.4.2 拥塞缓解电路81
3.4.3 虚通道仲裁部件与开关仲裁部件82
3.5 HiBB路由器微结构84
3.5.1 虚通道控制部件85
3.5.2 虚通道仲裁部件与输出端口仲裁部件86
3.5.3 虚通道调整结构88
3.6 实验评估89
3.6.1 DVC路由器评估89
3.6.2 HiBB路由器评估92
3.7 本章小结95
3.8 参考文献96
第4章 虚拟总线拓扑结构98
4.1 引言98
4.2 相关研究99
4.3 研究动机100
4.3.1 基本片上通信网络100
4.3.2 片上网络问题分析101
4.3.3 基于事务的总线通信优势103
4.4 虚拟总线片上网络103
4.4.1 拓扑结构103
4.4.2 虚拟总线机制105
4.4.3 饿死与死锁避免111
4.4.4 VBON路由器结构111
4.5 实验评估112
4.5.1 模拟框架113
4.5.2 合成流量评估115
4.5.3 真实应用评估118
4.5.4 功耗分析119
4.5.5 开销分析119
4.6 本章小结120
4.7 参考文献120
第三部分 网络层路由和流控设计
第5章 区域隔离路由算法124
5.1 引言124
5.2 相关研究126
5.3 研究动机127
5.3.1 局部自适应算法的局限性128
5.3.2 应用程序内部的干扰129
5.3.3 应用程序之间的干扰130
5.4 区域隔离路由算法131
5.4.1 拥塞信息传播网络132
5.4.2 DBAR路由器微结构134
5.4.3 路由函数设计136
5.5 实验评估139
5.5.1 路由函数评估140
5.5.2 单区域性能142
5.5.3 多区域性能145
5.5.4 集中型网格网络性能148
5.6 硬件开销讨论151
5.6.1 连线资源151
5.6.2 路由器开销151
5.6.3 功耗和能量延迟积151
5.7 进一步讨论152
5.7.1 拥塞信息传播网络带宽152
5.7.2 DBAR的可扩展性153
5.7.3 拥塞信息传播延迟153
5.8 本章小结153
5.9 参考文献153
第6章 完全自适应路由算法的流控机制158
6.1 引言158
6.2 相关研究161
6.2.1 死锁避免理论161
6.2.2 完全自适应路由算法设计162
6.3 研究动机162
6.3.1 虚通道分配策略162
6.3.2 路由灵活性163
6.4 流控和路由设计165
6.4.1 全报文发送165
6.4.2 逃逸虚通道的积极分配策略168
6.4.3 完全自适应路由算法171
6.4.4 路由器微结构171
6.5 合成流量模式评测173
6.5.1 合成流量模式结果174
6.5.2 路由算法的缓存利用率176
6.5.3 敏感性分析178
6.6 真实应用程序评测181
6.6.1 实验方法和实验配置182
6.6.2 PARSEC测试集结果182
6.7 流控机制的详细分析183
6.7.1 缓存利用率的详细分析183
6.7.2 流控机制的公平性分析187
6.8 进一步讨论189
6.8.1 报文长度和虚通道深度189
6.8.2 DAMQ和混合流控机制190
6.9 本章小结190
6.10 参考文献190
第7章 切片气泡流控机制195
7.1引言195
7.2传统设计的局限197
7.2.1dateline197
7.2.2本地气泡策略198
7.2.3关键气泡策略198
7.2.4处理变长报文的低效性199
7.3切片气泡流控机制及策略200
7.3.1理论描述200
7.3.2本地切片气泡策略202
7.3.3关键切片气泡策略202
7.3.4饿死现象203
7.4路由器流水线和微结构205
7.4.1FBFC路由器205
7.4.2VCT路由器206
7.5实验方法207
7.6一维Torus网络性能评测208
7.6.1性能208
7.6.2缓存利用率210
7.6.3短报文和长报文的传输延迟211
7.7二维Torus网络性能评测212
7.7.14×4 Torus网络性能212
7.7.2单切片报文比例敏感性分析214
7.7.3缓存数
猜您喜欢
