计算机硬件实验教程

　　本书共9章，内容包括数字电路实验基础、门电路和组合逻辑电路、时序逻辑电路、数字逻辑综合课程设计、运算器实验、控制器的设计、存储部件实验、基本CPU设计、流水线CPU的设计等。附录A～C给出实验用芯片逻辑图与真值表、VHDL入门与典型程序、QuartusⅡ安装及使用指南等。本书内容丰富，描写细致，可作为计算机专业本科或大专院校学生硬件类课程的实验教材，也可以作为相关专业研究生或计算机技术人员的参考书。

　　邹慧，石家庄经济学院副教授，程序设计实验室主任。发表论文20余篇，其中核心期刊5篇，被SCI收录2篇。出版过多部教材及专著。主要研究方向是人工智能、嵌入式系统开发等。

目录第1 章 数字电路实验基础 11.1 实验环节 11.1.1 实验预习 11.1.2 实验过程 11.1.3 实验中常见问题及解决 21.1.4 实验报告 41.2 实验器械 41.2.1 TDS -4 型数字系统综合实验平台简介 51.2.2 示波器简介 7第2 章 门电路和组合逻辑电路 92.1 门电路特性研究实验 92.1.1 实验目的 92.1.2 实验器件 92.1.3 实验要求 92.1.4 实验原理 102.1.5 实验预习 112.1.6 实验过程及结果分析 112.1.7 实验报告及思考题 122.1.8 扩展实验及思考 122.2 组合逻辑电路实验———译码器与编码器的设计 122.2.1 实验目的 132.2.2 实验要求 132.2.3 实验原理 132.2.4 实验预习 142.2.5 实验过程及结果分析 142.2.6 实验报告及思考题 152.2.7 扩展实验 152.3 组合逻辑电路实验———数据选择器的设计 152.3.1 实验目的 152.3.2 实验要求 152.3.3 实验原理 162.3.4 实验预习 162.3.5 实验过程及结果分析 162.3.6 实验报告及思考题 162.3.7 扩展实验 162.4 组合逻辑电路实验———运算部件的设计 162.4.1 实验目的 172.4.2 实验要求 172.4.3 实验原理 172.4.4 实验预习 192.4.5 实验过程及结果分析 192.4.6 实验报告及思考题 202.4.7 扩展实验 20第3 章 时序逻辑电路 213.1 触发器实验 213.1.1 实验目的 213.1.2 实验要求 213.1.3 基础知识 223.1.4 实验预习 243.1.5 实验过程及结果分析 243.1.6 实验报告及思考题 253.2 寄存器及寄存器组的设计 253.2.1 实验目的 253.2.2 实验要求 253.2.3 实验原理 253.2.4 实验预习 263.2.5 实验过程及结果分析 263.2.6 实验报告及思考题 263.2.7 扩展实验 263.3 计数器/ 定时器的设计 283.3.1 实验目的 283.3.2 实验要求 283.3.3 实验原理 293.3.4 实验预习 293.3.5 实验过程 303.3.6 实验报告及思考题 313.3.7 扩展实验 313.4 状态机实验 313.4.1 实验目的 323.4.2 实验要求 323.4.3 实验原理 323.4.4 实验预习 353.4.5 实验过程 363.4.6 实验报告与思考 363.4.7 扩展实验 36第4 章 数字逻辑综合课程设计 384.1 课程设计要求 384.1.1 课程设计内容 384.1.2 课程设计过程 394.2 课程设计举例 394.2.1 霓虹灯显示系统的设计 394.2.2 电梯模拟系统的设计 424.2.3 洗衣机控制系统的设计 444.2.4 超市自动存包系统的设计 444.2.5 汽车尾灯控制系统的设计 454.3 参考题目 45第5 章 运算器实验 465.1 算术逻辑运算单元(ALU) 实验 465.1.1 实验目的 465.1.2 实验要求 465.1.3 实验原理 465.1.4 实验预习 485.1.5 实验过程及结果分析 485.1.6 实验报告及思考题 485.1.7 扩展实验及思考 495.2 运算器构成实验 505.2.1 实验目的 515.2.2 实验要求 515.2.3 实验原理 525.2.4 实验预习 525.2.5 实验过程及结果分析 535.2.6 实验报告及思考题 535.2.7 扩展实验 53第6 章 控制器的设计 546.1 组合逻辑控制器实验 546.1.1 实验目的 546.1.2 实验内容与要求 546.1.3 实验原理 586.1.4 实验预习 626.1.5 实验过程及结果分析 636.1.6 实验报告及思考题 636.1.7 扩展实验 636.2 微程序控制器实验 636.2.1 实验目的 636.2.2 实验要求 636.2.3 实验原理 646.2.4 实验预习 686.2.5 实验过程及结果分析 696.2.6 实验报告及思考题 69第7 章 存储部件实验 707.1 只读存储器ROM 实验 707.1.1 实验目的 707.1.2 实验要求 707.1.3 实验原理 707.1.4 实验预习 717.1.5 实验过程及结果分析 717.1.6 实验报告及思考题 757.2 随机存取存储器RAM 实验 757.2.1 实验目的 757.2.2 实验要求 767.2.3 实验原理 767.2.4 实验预习 767.2.5 实验过程及结果分析 777.2.6 实验报告及思考题 777.3 FIFO 定制与读/ 写实验 777.3.1 实验目的 777.3.2 实验要求 777.3.3 实验原理 777.3.4 实验预习 787.3.5 实验过程 787.3.6 实验报告及思考题 78第8 章 基本CPU 设计 798.1 模型机的基本框架 798.2 CPU 的设计规范 818.2.1 CPU 设计步骤 818.2.2 指令系统设计 828.2.3 确定总体结构 848.2.4 设计状态转换图 858.2.5 形成控制逻辑及完成各部件连接 858.3 16位单周期CPU 设计 858.3.1 指令系统设计 858.3.2 确定总体结构 868.3.3 形成控制逻辑 918.4 16位变长指令集的多周期CPU 设计 978.4.1 指令系统设计 978.4.2 构建数据通路 988.4.3 设计状态转换图 1078.4.4 形式控制逻辑 1168.4.5 完成各部件的连接 1178.5 精简指令集的多周期CPU 设计 1178.5.1 指令系统设计 1178.5.2 数据通路设计 1188.5.3 设计状态转换图 1208.5.4 形成控制逻辑并完成部件连接 1248.6 CPU 的测试及应用程序编写 1248.6.1 CPU 的时序仿真与实现 1248.6.2 应用程序设计 1248.7 16 位CPU 的设计与实现实验 1248.7.1 实验目的 1248.7.2 实验要求 1258.7.3 实验原理 1258.7.4 实验预习 1258.7.5 实验过程 1258.7.6 实验报告及思考题 125第9 章 流水线CPU 的设计 1269.1 经典的5 段流水线 1269.2 相关 1289.2.1 数据相关 1289.2.2 名相关 1289.2.3 控制相关 1299.3 流水线冲突 1299.3.1 结构冲突 1299.3.2 数据冲突 1329.3.3 控制冲突 1379.4 流水线的实现 1419.4.1 基本数据通路 1419.4.2 改进的数据通路 1449.4.3 指令流程和微命令序列 1609.4.4 形成控制逻辑 1619.4.5 完成各部件的连接 161附录A 实验用芯片逻辑图与真值表 164附录B VHDL 入门与典型程序 170附录C Quartus 域安装及使用指南 209参考文献 230