书籍详情
Xilinx可编程逻辑器件设计与开发:基础篇
作者:王春平,张晓华,赵翔 编著
出版社:人民邮电出版社
出版时间:2011-05-01
ISBN:9787115246998
定价:¥59.00
购买这本书可以去
内容简介
《Xilinx可编程逻辑器件设计与开发(基础篇)》介绍了Xilinx主流FPGA的结构与特点、Xilinx FPGA的开发流程及其常用相关开发工具(包括IP核生成器、FPGA Editor、RTL/Architecture原理图查看器、ChipScope、PlanAhead等工具)的应用,还介绍了业界使用最广泛的仿真工具ModelSim,最后介绍了Xilinx的8位微控制器PicoBlaze。《Xilinx可编程逻辑器件设计与开发(基础篇)》配有1张光盘,其中收录了《Xilinx可编程逻辑器件设计与开发(基础篇)》所涉及的参考资料、完整工程、源代码等。《Xilinx可编程逻辑器件设计与开发(基础篇)》可作为高等院校通信工程、电子工程、计算机、自动化、微电子与半导体等专业的参考书,也可作为硬件工程师、IC设计者的实用工具书。
作者简介
暂缺《Xilinx可编程逻辑器件设计与开发:基础篇》作者简介
目录
第1章 Spartan-3系列FPGA
1.1 Spartan-3 系列内部结构
1.1.1 可配置逻辑模块(CLB)
1.1.2 时钟资源
1.1.3 数字时钟管理器(DCM)
1.1.4 BRAM(Block RAM)模块
1.1.5 嵌入式硬核乘法器
1.1.6 IOB模块
1.2 Spartan-3型FPGA
1.3 Spartan-3E型FPGA
1.4 扩展Spartan-3A型FPGA
1.5 小结
第2章 Spartan-6系列FPGA
2.1 Spartan-6系列内部模块
2.1.1 可配置逻辑模块(CLB)
2.1.2 时钟资源
2.1.3 时钟管理器(CMT)
2.1.4 BRAM(Block RAM)模块
2.1.5 DSP模块XtremeDSP
2.1.6 SelectIO资源
2.1.7 MCB模块
2.1.8 GTP模块
2.1.9 PCIe端点模块
2.2 Spartan-6 LX/LXT型FPGA
2.3 小结
第3章 Virtex-4系列FPGA
3.1 ASMBL架构
3.2 Virtex-4内部模块
3.2.1 可配置逻辑模块(CLB)
3.2.2 时钟资源
3.2.3 数字时钟管理器(DCM)
3.2.4 相位匹配时钟分频器(PMCD)
3.2.5 BRAM(Block RAM)模块
3.2.6 DSP模块XtremeDSP
3.2.7 SelectIO模块
3.2.8 RocketIO模块
3.2.9 以太网(Ethernet MAC)模块
3.2.10 处理器核(PowerPC405)
3.3 Virtex-4 LX型FPGA
3.4 Virtex-4 SX型FPGA
3.5 Virtex-4 FX型FPGA
3.6 小结
第4章 Virtex-5系列FPGA
4.1 Virtex-5系列器件内部逻辑结构
4.1.1 可配置逻辑模块(CLB)
4.1.2 时钟资源
4.1.3 Select IO技术
4.1.4 Rocket I/O技术
4.1.5 嵌入式DSP模块
4.1.6 嵌入式PCIe模块
4.1.7 嵌入式PowerPC模块
4.2 Virtex-5 LX
4.3 Virtex-5 LXT
4.4 Virtex-5 SXT
4.5 Virtex-5 TXT
4.6 Virtex-5 FXT
4.7 小结
第5章 Virtex-6系列FPGA
第6章 Xilinx ISE 11.x开发流程
第7章 ISE 11.x的辅助设计工具
第8章 编程与配置
第9章 ChipScope Pro调试设计
第10章 PlanAhead工具应用
第11章 第三方仿真工具ModelSim
第12章 PicoBlaze 8位微控制器
1.1 Spartan-3 系列内部结构
1.1.1 可配置逻辑模块(CLB)
1.1.2 时钟资源
1.1.3 数字时钟管理器(DCM)
1.1.4 BRAM(Block RAM)模块
1.1.5 嵌入式硬核乘法器
1.1.6 IOB模块
1.2 Spartan-3型FPGA
1.3 Spartan-3E型FPGA
1.4 扩展Spartan-3A型FPGA
1.5 小结
第2章 Spartan-6系列FPGA
2.1 Spartan-6系列内部模块
2.1.1 可配置逻辑模块(CLB)
2.1.2 时钟资源
2.1.3 时钟管理器(CMT)
2.1.4 BRAM(Block RAM)模块
2.1.5 DSP模块XtremeDSP
2.1.6 SelectIO资源
2.1.7 MCB模块
2.1.8 GTP模块
2.1.9 PCIe端点模块
2.2 Spartan-6 LX/LXT型FPGA
2.3 小结
第3章 Virtex-4系列FPGA
3.1 ASMBL架构
3.2 Virtex-4内部模块
3.2.1 可配置逻辑模块(CLB)
3.2.2 时钟资源
3.2.3 数字时钟管理器(DCM)
3.2.4 相位匹配时钟分频器(PMCD)
3.2.5 BRAM(Block RAM)模块
3.2.6 DSP模块XtremeDSP
3.2.7 SelectIO模块
3.2.8 RocketIO模块
3.2.9 以太网(Ethernet MAC)模块
3.2.10 处理器核(PowerPC405)
3.3 Virtex-4 LX型FPGA
3.4 Virtex-4 SX型FPGA
3.5 Virtex-4 FX型FPGA
3.6 小结
第4章 Virtex-5系列FPGA
4.1 Virtex-5系列器件内部逻辑结构
4.1.1 可配置逻辑模块(CLB)
4.1.2 时钟资源
4.1.3 Select IO技术
4.1.4 Rocket I/O技术
4.1.5 嵌入式DSP模块
4.1.6 嵌入式PCIe模块
4.1.7 嵌入式PowerPC模块
4.2 Virtex-5 LX
4.3 Virtex-5 LXT
4.4 Virtex-5 SXT
4.5 Virtex-5 TXT
4.6 Virtex-5 FXT
4.7 小结
第5章 Virtex-6系列FPGA
第6章 Xilinx ISE 11.x开发流程
第7章 ISE 11.x的辅助设计工具
第8章 编程与配置
第9章 ChipScope Pro调试设计
第10章 PlanAhead工具应用
第11章 第三方仿真工具ModelSim
第12章 PicoBlaze 8位微控制器
猜您喜欢