书籍详情
CPLD/FPGA与ASIC设计实践教程（第二版）
作者：陈赜 著
出版社：科学出版社
出版时间：2010-09-01
ISBN：9787030288301
定价：¥35.00
购买这本书可以去
内容简介
《CPLD/FPGA与ASIC设计实践教程（第2版）》以大规模可编程逻辑器件为基础，详细介绍了PLD、CPLD/FPGA器件的原理和开发技术。第1～3章介绍EDA技术和可编程逻辑器件的原理，CPLD/FPGA器件的性能指标与选型、编程方法和下载电路，以及常用EDA设计软件的使用。第4～6章先详细介绍Verilog HDL语言，然后按照数字电路与逻辑设计课程的顺序，通过实例说明常用数字逻辑电路的实现方法，并讨论利用Verilog HDL设计可综合的数字电路的方法与技巧。第7、8章是设计实验部分，包括经典数字电路设计练习和综合性设计项目。第9章介绍嵌入式系统的发展趋势、SoPC设计技术及其应用等。《CPLD/FPGA与ASIC设计实践教程（第2版）》可作为高等院校电子电气类、机电类等专业数字系统设计课程的教材，也可作为相关领域工程技术人员的参考书。
作者简介
暂缺《CPLD/FPGA与ASIC设计实践教程（第二版）》作者简介
目录
丛书序
第二版前言
第一版前言
第1章 绪论
1.1 概述
1.1.1 电子器件的发展
1.1.2 电子设计技术的发展
1.2 EDA技术的发展史
1.2.1 EDA概念
1.2.2 EDA技术的发展
1.3 CPLD/FPGA的发展史
1.3.1 数字集成电路的分类
1.3.2 可编程逻辑器件的发展史
1.4 常用EDA设计工具介绍
1.4.1 电子电路设计与仿真工具
1.4.2 PCB设计软件
1.4.3 IC设计软件
1.4.4 CPLD/FPGA应用设计工具
1.5 数字系统的设计方法
1.5.1 数字电路设计的基本方法
1.5.2 现代数字系统的设计方法
1.5.3 CPLD/FPGA应用设计流程
1.5.4 基于QuartusⅡ的设计流程
1.5.5基于ISE的设计流程
思考与练习题
第2章 可编程逻辑器件基础
2.1 引言
2.2 PLD器件及其分类
2.2.1 PLD器件
2.2.2 PLD的分类
2.3 可编程逻辑器件结构简介
2.3.1 标准门单元、电路示意和PAL等效图
2.3.2 PLD的逻辑表示方法
2.3.3 PLD的基本结构
2.4 CPLD/FPGA的结构和原理
2.4.1 EPLD和CP[D的基本结构
2.4.2 FPGA的基本结构
2.5 CPLD/FPGA器件的编程
2.5.1 Altera公司的EPLD/CPLD器件及其配置与编程
2.5.2 Lattice公司的ISP-CPLD器件及其编程
2.5.3 Xilinx公司的CPLD/FPGA器件及其编程
2.5.4 CPLD/FPGA通用下载电路设计
2.6 边界扫描测试技术
思考与练习题
第3章 EDA工具应用设计实践
3.1 QuartusⅡ简介
3.2 QuartusⅡ的使用方法
3.2.1 原理图输入法
3.2.2 HDL输入法
思考与练习题
第4章 数字系统与Verilog HDL描述
4.1 Verilog HDL的一般结构
4.1.1 电子系统、电路和模块
4.1.2 Verilog HDL模块的结构
4.1.3 Verilog HDL模块的描述方式
4.2 数字电路的Verilog HDL模型与设计
4.2.1 交通灯监视电路设计
4.2.2 四位二进制数/842lBCD码
4.2.3 函数发生器设计
4.2.4 四选一数据选择器
4.2.5 三进制计数器设计
4.2.6 移位寄存器设计
4.2.7 伪随机序列信号发生器设计
思考与练习题
第5章 Verilog HDL语言基础
5.1 为什么要用Verilog HDL
5.1.1 概述
5.1.2 Verilog HDL和VHDL比较
5.1.3 Verilog HDL语言的主要功能
5.1.4 传统数字电路设计方法的回顾
5.2 Verilog HDL基础语法
5.2.1 Verilog HDL的词法
5.2.2 Verilog HDL的数据类型
5.2.3 Verilog HDL运算符及表达式
5.2.4 系统任务与系统函数
5.2.5 VerilogHDL的仿真
5.3 Verilog HDL行为描述
5.3.1 行为描述的结构
5.3.2 语句块
5.3.3 控制语句
5.3.4 赋值语句
5.3.5 任务与函数结构
5.3.6 时序控制
5.3.7 用户定义的原语
思考与练习题
第6章 Verilog HDL设计进阶
6.1 Verilog HDL编程风格
6.2 组合逻辑电路设计
6.2.1 基本的门电路
6.2.2 数据比较器
6.2.3 数据选择器
6.2.4 编码器和译码器设计
6.3 时序逻辑电路设计
6.3.1 触发器设计
6.3.2 数据锁存器设计
6.3.3 数据寄存器设计
6.3.4 移位寄存器设计
6.3.5 计数器设计
6.4 状态机设计
6.4.1 状态机的结构
6.4.2 利用Verilog HDL设计状态机
6.5 设计方法与技巧
6.5.1 逻辑综合
6.5.2 综合工具的性能
6.5.3 综合的一般原则
6.5.4 HDL编码指导
6.5.5 如何消除毛刺
6.5.6 阻塞赋值与非阻塞赋值的区别
6.5.7 代码对综合的影响
6,5.8 用always块实现较复杂的组合逻辑电路
6.5.9 Verilog HDL中函数的使用
6.5.10 Verilog HDL中任务的使用
思考与练习题
第7章 综合设计实例
7.1 篮球30秒可控计时器
7.2 汽车尾灯控制电路
7.3 交通控制灯逻辑电路
7.4 简易电子钟
7.5 环行计数器与扭环行计数器
7.6 洗衣机控制电路
7.7 八位可逆计数器和三角波发生器
7.8 简易数字频率计
思考与练习题
第8章 设计实验项目
8.1 可逆四位码变换器
8.2 可逆计数器
8.3 步进电机脉冲分配器电路
8.4 伪随机信号产生器
8.5 舞台彩灯控制电路
8.6 数字跑表电路
8.7 电子密码锁
8.8 数字式竞赛抢答器
8.9 脉冲按键电话显示器
8.10 出租车自动计费器设计
8.11 电话计费器
8.12 多功能数字钟设计
第9章 SoPC设计
9.1 SoPC概述
9.2 SoPC设计
9.2.1 FPGA的主要应用
9.2.2 SoPC设计技术
9.2.3 SoPC应用设计
9.3 SoPC设计实例
9.3.1 设计项目
9.3.2 设计任务
9.3.3 总体设计
9.3.4 概要设计
9.3.5 详细设计
9.3.6 下载测试
9.3.7 设计实现
9.3.8 部分程序源代码
附录A Verilog HDL关键字
附录B MY-FPGA-EP1G3开发板介绍
参考文献
第二版前言
第一版前言
第1章 绪论
1.1 概述
1.1.1 电子器件的发展
1.1.2 电子设计技术的发展
1.2 EDA技术的发展史
1.2.1 EDA概念
1.2.2 EDA技术的发展
1.3 CPLD/FPGA的发展史
1.3.1 数字集成电路的分类
1.3.2 可编程逻辑器件的发展史
1.4 常用EDA设计工具介绍
1.4.1 电子电路设计与仿真工具
1.4.2 PCB设计软件
1.4.3 IC设计软件
1.4.4 CPLD/FPGA应用设计工具
1.5 数字系统的设计方法
1.5.1 数字电路设计的基本方法
1.5.2 现代数字系统的设计方法
1.5.3 CPLD/FPGA应用设计流程
1.5.4 基于QuartusⅡ的设计流程
1.5.5基于ISE的设计流程
思考与练习题
第2章 可编程逻辑器件基础
2.1 引言
2.2 PLD器件及其分类
2.2.1 PLD器件
2.2.2 PLD的分类
2.3 可编程逻辑器件结构简介
2.3.1 标准门单元、电路示意和PAL等效图
2.3.2 PLD的逻辑表示方法
2.3.3 PLD的基本结构
2.4 CPLD/FPGA的结构和原理
2.4.1 EPLD和CP[D的基本结构
2.4.2 FPGA的基本结构
2.5 CPLD/FPGA器件的编程
2.5.1 Altera公司的EPLD/CPLD器件及其配置与编程
2.5.2 Lattice公司的ISP-CPLD器件及其编程
2.5.3 Xilinx公司的CPLD/FPGA器件及其编程
2.5.4 CPLD/FPGA通用下载电路设计
2.6 边界扫描测试技术
思考与练习题
第3章 EDA工具应用设计实践
3.1 QuartusⅡ简介
3.2 QuartusⅡ的使用方法
3.2.1 原理图输入法
3.2.2 HDL输入法
思考与练习题
第4章 数字系统与Verilog HDL描述
4.1 Verilog HDL的一般结构
4.1.1 电子系统、电路和模块
4.1.2 Verilog HDL模块的结构
4.1.3 Verilog HDL模块的描述方式
4.2 数字电路的Verilog HDL模型与设计
4.2.1 交通灯监视电路设计
4.2.2 四位二进制数/842lBCD码
4.2.3 函数发生器设计
4.2.4 四选一数据选择器
4.2.5 三进制计数器设计
4.2.6 移位寄存器设计
4.2.7 伪随机序列信号发生器设计
思考与练习题
第5章 Verilog HDL语言基础
5.1 为什么要用Verilog HDL
5.1.1 概述
5.1.2 Verilog HDL和VHDL比较
5.1.3 Verilog HDL语言的主要功能
5.1.4 传统数字电路设计方法的回顾
5.2 Verilog HDL基础语法
5.2.1 Verilog HDL的词法
5.2.2 Verilog HDL的数据类型
5.2.3 Verilog HDL运算符及表达式
5.2.4 系统任务与系统函数
5.2.5 VerilogHDL的仿真
5.3 Verilog HDL行为描述
5.3.1 行为描述的结构
5.3.2 语句块
5.3.3 控制语句
5.3.4 赋值语句
5.3.5 任务与函数结构
5.3.6 时序控制
5.3.7 用户定义的原语
思考与练习题
第6章 Verilog HDL设计进阶
6.1 Verilog HDL编程风格
6.2 组合逻辑电路设计
6.2.1 基本的门电路
6.2.2 数据比较器
6.2.3 数据选择器
6.2.4 编码器和译码器设计
6.3 时序逻辑电路设计
6.3.1 触发器设计
6.3.2 数据锁存器设计
6.3.3 数据寄存器设计
6.3.4 移位寄存器设计
6.3.5 计数器设计
6.4 状态机设计
6.4.1 状态机的结构
6.4.2 利用Verilog HDL设计状态机
6.5 设计方法与技巧
6.5.1 逻辑综合
6.5.2 综合工具的性能
6.5.3 综合的一般原则
6.5.4 HDL编码指导
6.5.5 如何消除毛刺
6.5.6 阻塞赋值与非阻塞赋值的区别
6.5.7 代码对综合的影响
6,5.8 用always块实现较复杂的组合逻辑电路
6.5.9 Verilog HDL中函数的使用
6.5.10 Verilog HDL中任务的使用
思考与练习题
第7章 综合设计实例
7.1 篮球30秒可控计时器
7.2 汽车尾灯控制电路
7.3 交通控制灯逻辑电路
7.4 简易电子钟
7.5 环行计数器与扭环行计数器
7.6 洗衣机控制电路
7.7 八位可逆计数器和三角波发生器
7.8 简易数字频率计
思考与练习题
第8章 设计实验项目
8.1 可逆四位码变换器
8.2 可逆计数器
8.3 步进电机脉冲分配器电路
8.4 伪随机信号产生器
8.5 舞台彩灯控制电路
8.6 数字跑表电路
8.7 电子密码锁
8.8 数字式竞赛抢答器
8.9 脉冲按键电话显示器
8.10 出租车自动计费器设计
8.11 电话计费器
8.12 多功能数字钟设计
第9章 SoPC设计
9.1 SoPC概述
9.2 SoPC设计
9.2.1 FPGA的主要应用
9.2.2 SoPC设计技术
9.2.3 SoPC应用设计
9.3 SoPC设计实例
9.3.1 设计项目
9.3.2 设计任务
9.3.3 总体设计
9.3.4 概要设计
9.3.5 详细设计
9.3.6 下载测试
9.3.7 设计实现
9.3.8 部分程序源代码
附录A Verilog HDL关键字
附录B MY-FPGA-EP1G3开发板介绍
参考文献
猜您喜欢
