书籍详情
VHDL硬件描述语言与数字逻辑电路设计（第三版）
作者：侯伯亨 等编著
出版社：西安电子科技大学出版社
出版时间：2009-08-01
ISBN：9787560623047
定价：¥39.00
购买这本书可以去
内容简介
《VHDL硬件描述语言与数字逻辑电路设计（第3版）》系统地介绍了VHDL硬件描述语言以及用该语言设计数字逻辑电路和数字系统的新方法。全书共13章，第1、3、4、5、6、7、8、9章主要介绍VHDL语言的基本知识和用其设计简单逻辑电路的基本方法；第2、10章简单介绍数字系统设计的一些基本知识；第11章以洗衣机洗涤控制电路设计为例，详述一个小型数字系统设计的步骤和过程；第12章介绍常用微处理器接口芯片的设计实例；第13章介绍VHDL语言93版和87版的主要区别。《VHDL硬件描述语言与数字逻辑电路设计（第3版）》简明扼要，易读易懂，书中所有VHDL语言都用93版标准格式书写。全书以数字逻辑电路设计为主线，用对比手法来说明数字逻辑电路的电原理图和VHDL语言程序之间的对应关系，并列举了众多实例。另外，从系统设计角度出发，介绍了数字系统设计的一些基本知识及工程设计技巧。《VHDL硬件描述语言与数字逻辑电路设计（第3版）》既可作为大学本科生教材，也可作为研究生教材，还可供电子电路工程师自学参考。
作者简介
暂缺《VHDL硬件描述语言与数字逻辑电路设计（第三版）》作者简介
目录
第1章 数字系统硬件设计概述
1.1 传统的系统硬件设计方法
1.2 利用硬件描述语言的硬件电路设计方法
习题与思考题
第2章 数字系统的算法描述
2.1 数字系统算法流程图描述
2.1.1 算法流程图的符号及其描述方法
2.1.2 算法流程图描述数字系统实例
2.2 吠态机及算法状态机图描述
2.2.1 状态机的分类及特点
2.2.2 算法状态机流程图的符号及描述方法
2.2.3 算法状态机图描述实例
2.2.4 算法流程图至状态图的变换方法
2.2.5 状态图至算法状态机图的变换方法
2.2.6 C语言流程图至算法状态机图的变换
习题与思考题
第3章 VHDL语言程序的基本结构
3.1 VHDL语言设计的基本单元及其构成
3.1.1 实体说明
3.1.2 构造体
3.2 VHDL语言构造体的子结构描述
3.2.1 BLOCK语句结构描述
3.2.2.PROCESS语句结构描述
3.2.3 SUBPROGRAM语句结构描述
3.3 包集合、库及配置
3.3.1 库
3.3.2 包集合
3.3.3 配置
习题与思考题
第4章 VHDL语言的数据类型与运算操作符
4.1 VHDL语言的客体及其分类
4.1.1 常数
4.1.2 变量
4.1 -3信号
4.1.4 信号和变量值代入的区别
4.1.5 文件
4.2 VHDL，语言的数据类型
4.2.1 标准的数据类型
4.2.2 用户定义的数据类型
4.2.3 用户定义的子类型
4.2.4 数据类型的转换
4.2.5 数据类型的限定
4.2.6 WEE标准“STD-LOGIC”和“STD_LOGIC-VECTOR
4.3 VHDL语言的运算操作符
4.3.1 逻辑运算符
4.3.2 算术运算符
4.3.3 关系运算符
4.3.4 并置运算符
习题与思考题
第5章 VHDL语言构造体的描述方式
5.1 构造体的行为描述方式
5.1.1 代入语句
5.1.2 延时语句
5.1.3 多驱动器描述语句
5.1.4 GENERIC语句
5.2 构造体的寄存器传输（RTL）描述方式
5.2.1 RTL描述方式的特点
5.2.2 使用RTL描述方式应注意的问题
5.3 构造体的结构描述方式
5.3.1 构造体结构描述的基本框架
5.3.2 COMPONENT语句
5.3.3 COMPONENTl_INSTANT语句
习题与思考题
第6章 VHDL语言的主要描述语句
6.1 顺序描述语句
6.1.1 WAIT语句
6.1.2 断言语句
6.1.3 信号代入语句
6.1.4 变量赋值语句
6.1.5 IF语句
6.1.6 CASE语句
6.1.7 LOOP语句
6.1.8 NEXT语句
6.1.9 EXIT语句
6.2 并发描述语句
6.2.1 进程语句
6.2.2 并发信号代入语句
6.2.3 条件信号代入语句
6.2.4 选择信号代入语句
6.2.5 并发过程调用语句
6.2.6 块语句
6.3 其它语句和有关规定的说明
6.3.1 命名规则和注解的标记
6.3.2 ATTRIBUTE（属性）描述与定义语句
6.3.3 GENERATE语句
习题与思考题
第7章 数值系统的状态模型
7.1 二态数值系统
7.2 三态数值系统
7.3 四态数值系统
7.4 九态数值系统
7.5 十二态数值系统
7.6 四十六态数值系统
习题与思考题
第8章 基本逻辑电路设计
8.1 组合逻辑电路设计
8.1.1 简单门电路
8.1.2 编、译码器与选择器
8.1.3 加法器与求补器
8.1.4 三态门与总线缓冲器
8.2 时序电路设计
8.2.1 时钟信号和复位信号
8.2.2 触发器
8.2.3 寄存器
8.2.4 计数器
8.3 存储器
8.3.1 存储器描述中的共性问题
8.3.2 ROM（只读存储器）
8.3.3.RAM（随机存储器）
8.3.4 FIFO（先进先出堆栈）
习题与思考题
第9章 仿真与逻辑综合
9.1 仿真
9.1.1 仿真输入信息的产生
9.1.2 仿真△
9.1.3 仿真程序模块的书写
9.2 逻辑综合
9.2.1 约束条件
9.2.2 属性描述
9.2.3 工艺库
9.2.4 逻辑综合的基本步骤
习题与思考题
第10章 数字系统的实际设计技巧
10.1 数字系统优化的基本方法
10.1.1 相同电路的处理
10.1.2 运算顺序的改变
10.1.3 常数运算的运用
10.1.4 相同运算电路的使用
10.1.5 优化的必要性及其工程实际意义
10.2 数字系统设计中的工程实际问题
10.2.1 提高系统工作速度的方法
10.2.2 缩小电路规模和降低功耗的方法
10.2.3 系统误操作的成因及其消除方法
10.2.4 非同步信号的控制方法
10.2.5 典型状态机状态编码的选择
习题与思考题
第11章 洗衣机洗涤控制电路设计实例
11.1 洗衣机洗涤控制电路的性能要求
11.2 洗衣机洗涤控制电路的结构
1l.3 洗衣机洗涤控制电路的算法状态机图描述
11.4 洗衣机洗涤控制电路的VHDL语言描述
习题与思考题
第12章 微处理器接口芯片设计实例
12.1 可编程并行接口芯片设计实例
12.1.1 8255的引脚与内部结构
12.1.2 8255的工作方式及其控制字
12.1.3 8255的结构设计
12.1.4 8255芯片的VHDL语言描述
12.1.5 8255芯片VHDL语言描述模块的仿真
12.2 SCI串行接口芯片设计实例
12.2.1 SCI的引脚与内部结构
12.2.2 串行数据传送的格式与同步控制机构
12.2.3 SCI芯片的VHDL语言描述
12.2.4 SCI芯片VHDL语言描述模块的仿真
12.3 键盘接口芯片KBC设计实例
12.3.1 KBC的引脚与内部结构
12.3.2 同步控制机构和查表变换
12.3.3 KBC芯片的VHDL语言描述
12.3.4 KBC芯片VHDL语言描述模块的仿真
习题与思考题
第13章 VHDL语言93版和87版的主要区别
13.1 VHDL语言93版的特点
13.2 87版到93版的移植问题
附录A典型EDA开发工具介绍
A.1 简介
A.2 MAX+plusII使用说明
A.2.1 MAX+plusⅡ概况
A.2.2 VHDL语言工程文件的建立和编辑
A.2.3 VHDL语言程序的编译
A.2.4 仿真
A.3 Xilinx可编程器件集成开发环境ISE的使用说明
A.3.1 ISE系统简介
A.3.2 新建工程
A.3.3 源代码的输入
A.3.4 设计与仿真
A.3.5 综合
A.3.6 时序约束
A.3.7 位置约束
A.3.8 下载与配置
附录BVHDL语言文法介绍
附录C属性说明
附录DVHDL标准包集合文件
参考文献
1.1 传统的系统硬件设计方法
1.2 利用硬件描述语言的硬件电路设计方法
习题与思考题
第2章 数字系统的算法描述
2.1 数字系统算法流程图描述
2.1.1 算法流程图的符号及其描述方法
2.1.2 算法流程图描述数字系统实例
2.2 吠态机及算法状态机图描述
2.2.1 状态机的分类及特点
2.2.2 算法状态机流程图的符号及描述方法
2.2.3 算法状态机图描述实例
2.2.4 算法流程图至状态图的变换方法
2.2.5 状态图至算法状态机图的变换方法
2.2.6 C语言流程图至算法状态机图的变换
习题与思考题
第3章 VHDL语言程序的基本结构
3.1 VHDL语言设计的基本单元及其构成
3.1.1 实体说明
3.1.2 构造体
3.2 VHDL语言构造体的子结构描述
3.2.1 BLOCK语句结构描述
3.2.2.PROCESS语句结构描述
3.2.3 SUBPROGRAM语句结构描述
3.3 包集合、库及配置
3.3.1 库
3.3.2 包集合
3.3.3 配置
习题与思考题
第4章 VHDL语言的数据类型与运算操作符
4.1 VHDL语言的客体及其分类
4.1.1 常数
4.1.2 变量
4.1 -3信号
4.1.4 信号和变量值代入的区别
4.1.5 文件
4.2 VHDL，语言的数据类型
4.2.1 标准的数据类型
4.2.2 用户定义的数据类型
4.2.3 用户定义的子类型
4.2.4 数据类型的转换
4.2.5 数据类型的限定
4.2.6 WEE标准“STD-LOGIC”和“STD_LOGIC-VECTOR
4.3 VHDL语言的运算操作符
4.3.1 逻辑运算符
4.3.2 算术运算符
4.3.3 关系运算符
4.3.4 并置运算符
习题与思考题
第5章 VHDL语言构造体的描述方式
5.1 构造体的行为描述方式
5.1.1 代入语句
5.1.2 延时语句
5.1.3 多驱动器描述语句
5.1.4 GENERIC语句
5.2 构造体的寄存器传输（RTL）描述方式
5.2.1 RTL描述方式的特点
5.2.2 使用RTL描述方式应注意的问题
5.3 构造体的结构描述方式
5.3.1 构造体结构描述的基本框架
5.3.2 COMPONENT语句
5.3.3 COMPONENTl_INSTANT语句
习题与思考题
第6章 VHDL语言的主要描述语句
6.1 顺序描述语句
6.1.1 WAIT语句
6.1.2 断言语句
6.1.3 信号代入语句
6.1.4 变量赋值语句
6.1.5 IF语句
6.1.6 CASE语句
6.1.7 LOOP语句
6.1.8 NEXT语句
6.1.9 EXIT语句
6.2 并发描述语句
6.2.1 进程语句
6.2.2 并发信号代入语句
6.2.3 条件信号代入语句
6.2.4 选择信号代入语句
6.2.5 并发过程调用语句
6.2.6 块语句
6.3 其它语句和有关规定的说明
6.3.1 命名规则和注解的标记
6.3.2 ATTRIBUTE（属性）描述与定义语句
6.3.3 GENERATE语句
习题与思考题
第7章 数值系统的状态模型
7.1 二态数值系统
7.2 三态数值系统
7.3 四态数值系统
7.4 九态数值系统
7.5 十二态数值系统
7.6 四十六态数值系统
习题与思考题
第8章 基本逻辑电路设计
8.1 组合逻辑电路设计
8.1.1 简单门电路
8.1.2 编、译码器与选择器
8.1.3 加法器与求补器
8.1.4 三态门与总线缓冲器
8.2 时序电路设计
8.2.1 时钟信号和复位信号
8.2.2 触发器
8.2.3 寄存器
8.2.4 计数器
8.3 存储器
8.3.1 存储器描述中的共性问题
8.3.2 ROM（只读存储器）
8.3.3.RAM（随机存储器）
8.3.4 FIFO（先进先出堆栈）
习题与思考题
第9章 仿真与逻辑综合
9.1 仿真
9.1.1 仿真输入信息的产生
9.1.2 仿真△
9.1.3 仿真程序模块的书写
9.2 逻辑综合
9.2.1 约束条件
9.2.2 属性描述
9.2.3 工艺库
9.2.4 逻辑综合的基本步骤
习题与思考题
第10章 数字系统的实际设计技巧
10.1 数字系统优化的基本方法
10.1.1 相同电路的处理
10.1.2 运算顺序的改变
10.1.3 常数运算的运用
10.1.4 相同运算电路的使用
10.1.5 优化的必要性及其工程实际意义
10.2 数字系统设计中的工程实际问题
10.2.1 提高系统工作速度的方法
10.2.2 缩小电路规模和降低功耗的方法
10.2.3 系统误操作的成因及其消除方法
10.2.4 非同步信号的控制方法
10.2.5 典型状态机状态编码的选择
习题与思考题
第11章 洗衣机洗涤控制电路设计实例
11.1 洗衣机洗涤控制电路的性能要求
11.2 洗衣机洗涤控制电路的结构
1l.3 洗衣机洗涤控制电路的算法状态机图描述
11.4 洗衣机洗涤控制电路的VHDL语言描述
习题与思考题
第12章 微处理器接口芯片设计实例
12.1 可编程并行接口芯片设计实例
12.1.1 8255的引脚与内部结构
12.1.2 8255的工作方式及其控制字
12.1.3 8255的结构设计
12.1.4 8255芯片的VHDL语言描述
12.1.5 8255芯片VHDL语言描述模块的仿真
12.2 SCI串行接口芯片设计实例
12.2.1 SCI的引脚与内部结构
12.2.2 串行数据传送的格式与同步控制机构
12.2.3 SCI芯片的VHDL语言描述
12.2.4 SCI芯片VHDL语言描述模块的仿真
12.3 键盘接口芯片KBC设计实例
12.3.1 KBC的引脚与内部结构
12.3.2 同步控制机构和查表变换
12.3.3 KBC芯片的VHDL语言描述
12.3.4 KBC芯片VHDL语言描述模块的仿真
习题与思考题
第13章 VHDL语言93版和87版的主要区别
13.1 VHDL语言93版的特点
13.2 87版到93版的移植问题
附录A典型EDA开发工具介绍
A.1 简介
A.2 MAX+plusII使用说明
A.2.1 MAX+plusⅡ概况
A.2.2 VHDL语言工程文件的建立和编辑
A.2.3 VHDL语言程序的编译
A.2.4 仿真
A.3 Xilinx可编程器件集成开发环境ISE的使用说明
A.3.1 ISE系统简介
A.3.2 新建工程
A.3.3 源代码的输入
A.3.4 设计与仿真
A.3.5 综合
A.3.6 时序约束
A.3.7 位置约束
A.3.8 下载与配置
附录BVHDL语言文法介绍
附录C属性说明
附录DVHDL标准包集合文件
参考文献
猜您喜欢
