书籍详情
Cell/B.E.处理器编程手册
作者：徐晟 等编著
出版社：电子工业出版社
出版时间：2009-03-01
ISBN：9787121079214
定价：¥128.00
购买这本书可以去
内容简介
《Cell/B.E.处理器编程手册》是中文版的Cell/B.E.处理器编程手册，是Cell/B.E.处理器的通用编程参考书。《Cell/B.E.处理器编程手册》介绍了基于Cell/B.E.处理器的程序开发所需要的全部独特机制，此外还涵盖了如何帮助程序员在Cell/B.E.处理器上开发用户应用程序、库、驱动程序、中间件、编译器及操作系统等相关内容。《Cell/B.E.处理器编程手册》假设读者已经具备C/C++的编程经验，并且熟悉单指令多数据（SIMD）向量指令集，例如PowerPC体系结构中的向量/SIMD多媒体扩展指令集、AltiVec、Intel MMX、SSE、3DNOW！、x86-64或者VIS指令集。《Cell/B.E.处理器编程手册》不依赖于任何系统，且不对开发工具或操作系统环境做任何假设。《Cell/B.E.处理器编程手册》主要包含以下内容，通用硬件和编程环境概述：第1章至第3章。其他硬件概述和特权态（管理态）编程：第4章至第16章。其中，部分章节还包含一些关于用户态的编程内容，例如递减器等。问题态（用户态）编程：第17章至第24章及附录。
作者简介
暂缺《Cell/B.E.处理器编程手册》作者简介
目录
第1章 Cell宽带引擎处理器概述
1.1 背景
1.1.1 设计目标
1.1.2 功率消耗、内存和频率
1.1.3 本书内容
1.2 硬件环境
1.2.1 处理器部件
1.2.2 部件互连总线
1.2.3 存储器接口控制器
1.2.4 Cell宽带引擎接口单元
1.3 编程环境
1.3.1 指令集
1.3.2 存储域和接口
1.3.3 字节排序法和比特表示法
1.3.4 运行环境
第2章 PowerPC处理器部件
2.1 POWERPC处理器单元
2.2 POWERPC处理器存储子系统
2.3 PPE寄存器
2.4 POWERPC指令
2.4.1 数据类型
2.4.2 寻址模式
2.4.3 指令
2.5 向量/SIMD多媒体扩展指令
2.5.1 SIMD向量化
2.5.2 数据类型
2.5.3 寻址模式
2.5.4 指令类型
2.5.5 指令
2.5.6 图形舍入模式
2.6 向量/SIMD多媒体扩展C/C++语言内置指令
2.6.1 向量数据类型
2.6.2 向量值文字表述
2.6.3 内置指令
第3章 协同处理部件
3.1 协同处理单元
3.1.1 本地存储
3.1.2 寄存器堆
3.1.3 可执行单元
3.1.4 浮点型的支持
3.2 内存流控制器
3.2.1 通道
3.2.2 邮箱和信令
3.2.3 MFC命令和命令队列
3.2.4 DMA控制器
3.2.5 协同内存管理单元
3.3 SPU指令集
3.3.1 数据类型
3.3.2 指令
3.4 C/C++语言内建指令
3.4.1 向量数据类型
3.4.2 向量文字（Vector Literals）
3.4.3 内建指令
第4章 虚拟存储环境
4.1 简介
4.2 PPE存储管理
4.2.1 存储管理单元
4.2.2 地址转换过程
4.2.3 地址转换使能
4.2.4 有效-实地址的转换
4.2.5 分段
4.2.6 分页
4.2.7 快表
4.2.8 实地址模式
4.2.9 32位模式下的有效地址
4.3 SPE存储管理
4.3.1 协同内存管理（SMM）单元
4.3.2 地址转换使能
4.3.3 分段
4.3.4 分页
4.3.5 快表
4.3.6 实地址模式
4.3.7 异常处理和存储保护
第5章 内存映射
5.1 简介
5.1.1 配置环的初始化
5.1.2 内存区域的分配
5.1.3 内存中的保留区域
5.1.4 保护属性
5.2 PPE内存映射
5.2.1 PPE内存映射寄存器
5.2.2 预定义的实地址位置
5.3 SPE内存映射
5.3.1 SPE本地存储的内存映射
5.3.2 SPE内存映射寄存器
5.4 BEI内存映射寄存器
输入和输出
第6章 高速缓存管理
6.1 PPE高速缓存
6.1.1 配置
6.1.2 概述
6.1.3 L1高速缓存
6.1.4 跳转历史表与链接栈
6.1.5 L2 高速缓存
6.1.6 L1和L2 高速缓存管理指令
6.1.7 有效地址至实地址的转换阵列
6.1.8 快表TLB
6.1.9 指令预取队列管理
6.1.10 加载子单元管理
6.2 SPE高速缓存
6.2.1 快表
6.2.2 原子单元与原子缓存
6.3 替换管理表
6.3.1 PPE的TLB置换管理表
6.3.2 PPE的L2高速缓存替换管理表
6.3.3 SPE的TLB替换管理表
6.4 I/O地址转换缓存
第7章 输入/输出体系结构
7.1 简介
7.1.1 输入/输出接口
7.1.2 系统配置
7.1.3 输入/输出寻址
7.2 数据与访问类型
7.2.1 数据长度与对齐
7.2.2 原子访问
7.3 寄存器与数据结构
7.3.1 IOCmd配置寄存器
7.3.2 I/O段表起始地址寄存器
7.3.3 I/O段表
7.3.4 I/O页表
7.3.5 IOC基地址寄存器
7.3.6 I/O异常状态寄存器
7.4 I/O地址转换
7.4.1 转换概述
7.4.2 I/O转换步骤
7.5 I/O异常
7.5.1 I/O异常原因
7.5.2 I/O异常状态寄存器
7.5.3 I/O异常屏蔽寄存器
7.5.4 I/O异常响应
7.6 I/O地址转换缓存
7.6.1 IOST缓存
7.6.2 IOPT缓存
7.7 I/O存储模型
7.7.1 内存一致性
7.7.2 存储访问顺序
7.7.3 通过一个IOIF到其他I/O单元的访问
7.7.4 例程
第8章 资源分配管理
8.1 简介
第9章 PPE中断
第10章 PPE多线程
第11章 系统管理器和逻辑分区
第12章 SPE上下文切换
第13章 时基与递减器
第14章 对象、可执行文件及SPE的加载
第15章 电源与温度管理
第16章 性能监测
第17章 SPE通道和相关MMIO接口
第18章 SPE事件
第19章 DMA传输与处理器交互通信
第20章 共享存储同步
第21章 并行编程
第22章 单指令多数据编程
第23章 SIMD扩展与SPU编程
第24章 SPE编程技巧
附录A PPE指令集和内置指令
附录B SPU指令集与内置指令
附录C 性能监测信号
术语表
1.1 背景
1.1.1 设计目标
1.1.2 功率消耗、内存和频率
1.1.3 本书内容
1.2 硬件环境
1.2.1 处理器部件
1.2.2 部件互连总线
1.2.3 存储器接口控制器
1.2.4 Cell宽带引擎接口单元
1.3 编程环境
1.3.1 指令集
1.3.2 存储域和接口
1.3.3 字节排序法和比特表示法
1.3.4 运行环境
第2章 PowerPC处理器部件
2.1 POWERPC处理器单元
2.2 POWERPC处理器存储子系统
2.3 PPE寄存器
2.4 POWERPC指令
2.4.1 数据类型
2.4.2 寻址模式
2.4.3 指令
2.5 向量/SIMD多媒体扩展指令
2.5.1 SIMD向量化
2.5.2 数据类型
2.5.3 寻址模式
2.5.4 指令类型
2.5.5 指令
2.5.6 图形舍入模式
2.6 向量/SIMD多媒体扩展C/C++语言内置指令
2.6.1 向量数据类型
2.6.2 向量值文字表述
2.6.3 内置指令
第3章 协同处理部件
3.1 协同处理单元
3.1.1 本地存储
3.1.2 寄存器堆
3.1.3 可执行单元
3.1.4 浮点型的支持
3.2 内存流控制器
3.2.1 通道
3.2.2 邮箱和信令
3.2.3 MFC命令和命令队列
3.2.4 DMA控制器
3.2.5 协同内存管理单元
3.3 SPU指令集
3.3.1 数据类型
3.3.2 指令
3.4 C/C++语言内建指令
3.4.1 向量数据类型
3.4.2 向量文字（Vector Literals）
3.4.3 内建指令
第4章 虚拟存储环境
4.1 简介
4.2 PPE存储管理
4.2.1 存储管理单元
4.2.2 地址转换过程
4.2.3 地址转换使能
4.2.4 有效-实地址的转换
4.2.5 分段
4.2.6 分页
4.2.7 快表
4.2.8 实地址模式
4.2.9 32位模式下的有效地址
4.3 SPE存储管理
4.3.1 协同内存管理（SMM）单元
4.3.2 地址转换使能
4.3.3 分段
4.3.4 分页
4.3.5 快表
4.3.6 实地址模式
4.3.7 异常处理和存储保护
第5章 内存映射
5.1 简介
5.1.1 配置环的初始化
5.1.2 内存区域的分配
5.1.3 内存中的保留区域
5.1.4 保护属性
5.2 PPE内存映射
5.2.1 PPE内存映射寄存器
5.2.2 预定义的实地址位置
5.3 SPE内存映射
5.3.1 SPE本地存储的内存映射
5.3.2 SPE内存映射寄存器
5.4 BEI内存映射寄存器
输入和输出
第6章 高速缓存管理
6.1 PPE高速缓存
6.1.1 配置
6.1.2 概述
6.1.3 L1高速缓存
6.1.4 跳转历史表与链接栈
6.1.5 L2 高速缓存
6.1.6 L1和L2 高速缓存管理指令
6.1.7 有效地址至实地址的转换阵列
6.1.8 快表TLB
6.1.9 指令预取队列管理
6.1.10 加载子单元管理
6.2 SPE高速缓存
6.2.1 快表
6.2.2 原子单元与原子缓存
6.3 替换管理表
6.3.1 PPE的TLB置换管理表
6.3.2 PPE的L2高速缓存替换管理表
6.3.3 SPE的TLB替换管理表
6.4 I/O地址转换缓存
第7章 输入/输出体系结构
7.1 简介
7.1.1 输入/输出接口
7.1.2 系统配置
7.1.3 输入/输出寻址
7.2 数据与访问类型
7.2.1 数据长度与对齐
7.2.2 原子访问
7.3 寄存器与数据结构
7.3.1 IOCmd配置寄存器
7.3.2 I/O段表起始地址寄存器
7.3.3 I/O段表
7.3.4 I/O页表
7.3.5 IOC基地址寄存器
7.3.6 I/O异常状态寄存器
7.4 I/O地址转换
7.4.1 转换概述
7.4.2 I/O转换步骤
7.5 I/O异常
7.5.1 I/O异常原因
7.5.2 I/O异常状态寄存器
7.5.3 I/O异常屏蔽寄存器
7.5.4 I/O异常响应
7.6 I/O地址转换缓存
7.6.1 IOST缓存
7.6.2 IOPT缓存
7.7 I/O存储模型
7.7.1 内存一致性
7.7.2 存储访问顺序
7.7.3 通过一个IOIF到其他I/O单元的访问
7.7.4 例程
第8章 资源分配管理
8.1 简介
第9章 PPE中断
第10章 PPE多线程
第11章 系统管理器和逻辑分区
第12章 SPE上下文切换
第13章 时基与递减器
第14章 对象、可执行文件及SPE的加载
第15章 电源与温度管理
第16章 性能监测
第17章 SPE通道和相关MMIO接口
第18章 SPE事件
第19章 DMA传输与处理器交互通信
第20章 共享存储同步
第21章 并行编程
第22章 单指令多数据编程
第23章 SIMD扩展与SPU编程
第24章 SPE编程技巧
附录A PPE指令集和内置指令
附录B SPU指令集与内置指令
附录C 性能监测信号
术语表
猜您喜欢
