书籍详情
Xilinx ISE 9.X FPGA/CPLD设计指南
作者：薛小刚，葛毅敏 编著
出版社：人民邮电出版社
出版时间：2007-08-01
ISBN：9787115163059
定价：¥45.00
购买这本书可以去
内容简介
本书以FPGA/CPLD设计流程为主线，详细阐述了ISE集成开发环境的使用，并提供了多个示例进行说明。书中在介绍FPGA/CPLD概念和设计流程的基础上，依次论述了工程管理与设计输入、仿真、综合、约束、实现与布局布线、配置调试等在ISE集成环境中的实现方法和技巧。 本书结合作者多年工作经验，立足于工程实践，选用大量典型实例，并配有一定数量的练习题。随书配套光盘收录了所有实例的完整工程目录、源代码、详细操作步骤和使用说明，便于读者边学边练，提高实际应用能力。 本书可作为高等院校通信工程、电子工程、计算机、微电子与半导体学等专业的教材，也可作为硬件工程师和IC工程师的实用工具书。
作者简介
并提供了多个示例进行说明。书中在介绍FPGACPLD概念和设计流程的基础上
目录
第1章 FPGA设计简介 1
1.1 FPGA结构简介 2
1.1.1 总体结构 2
1.1.2 可配置逻辑块CLB 3
1.1.3 输入输出模块(Input/Output Block) 6
1.1.4 块RAM(BlockRAM) 9
1.2 最新FPGA产品──Virtex-5 10
1.2.1 Virtex-5的特点 10
1.2.2 Virtex-5 LX/LXT平台简介 12
1.2.3 Virtex-5核心技术 15
1.3 Virtex-5应用简介 18
1.3.1 使用Virtex-5解决设计难题 18
1.3.2 有线应用 21
1.3.3 无线通信 22
1.3.4 广播解决方案 23
1.3.5 PCI Express设计 24
1.4 实践──探索FPGA内部结构 25
1.4.1 浏览总体资源 25
1.4.2 探索资源细节 27
1.5 FPGA核心设计流程 30
1.6 FPGA设计工具简介 32
1.6.1 Xilinx FPGA设计必备工具──ISE 32
1.6.2 Xilinx FPGA设计可选工具 35
1.6.3 嵌入式开发套件──EDK 36
1.6.4 Xilinx FPGA的DSP设计工具 36
1.6.5 最常用的FPGA仿真工具──ModelSim 37
1.7 实践──运行第一个ISE实例 39
1.8 Xilinx FPGA设计资源 44
1.8.1 Virtex-5相关文档 44
1.8.2 ISE文档 45
1.8.3 应用指南 48
1.9 小结 48
1.10 问题与思考 49
第2章 ISE集成开发环境示例 51
2.1 示例背景 51
2.2 新建工程 52
2.3 新建源代码 55
2.3.1 新建Verilog源代码 55
2.3.2 新建VHDL源代码 60
2.4 设计仿真 63
2.5 完成设计 68
2.6 时序约束 70
2.7 设计实现以及验证时序约束 73
2.8 位置约束以及重新实现 74
2.9 配置FPGA 76
2.10 使用Core Generator实现设计 81
2.11 小结 86
2.12 问题与思考 86
第3章 仿真工具 87
3.1 ModelSim的用户接口 89
3.1.1 行为仿真 92
3.1.2 时序仿真 95
3.2 ModelSim仿真窗口综述 97
3.2.1 主窗口 97
3.2.2 数据流窗口 98
3.2.3 列表窗口 100
3.2.4 存储器窗口 102
3.2.5 进程窗口 102
3.2.6 对象窗口 103
3.2.7 源文件窗口 103
3.2.8 实例化窗口 104
3.2.9 波形窗口 104
3.3 仿真环境的建立 106
3.3.1 各仿真切入点需要的库文件 106
3.3.2 仿真库的命名 107
3.3.3 仿真库文件说明 107
3.3.4 库文件编译 108
3.4 一个简单的仿真示例 113
3.4.1 在ModelSim环境下进行仿真 113
3.4.2 在ISE集成环境中进行仿真 121
3.5 ModelSim中的调试方法 123
3.5.1 源文件窗口调试 124
3.5.2 波形窗口调试 126
3.5.3 数据流窗口调试 129
3.5.4 存储器窗口调试 133
3.5.5 局部变量窗口调试 136
3.5.6 列表窗口调试 139
3.6 ModelSim的其他常用操作 141
3.6.1 自动仿真 141
3.6.2 WLF文件 143
3.6.3 波形比较 146
3.6.4 SDF文件 150
3.6.5 VCD文件 151
3.7 ISim的示例演示 154
3.8 小结 154
3.9 问题与思考 155
第4章 逻辑综合以及Xplorer 157
4.1 XST综述 157
4.1.1 XST综合属性设置 158
4.2 Xplorer 169
4.2.1 Xplorer概述 169
4.2.2 Xplorer的工作模式 170
4.3 小结 172
4.4 问题与思考 172
第5章 约束 173
5.1 概述 173
5.2 时序约束 175
5.2.1 周期约束(PERIOD约束) 175
5.2.2 偏移约束(OFFSET约束) 178
5.2.3 专门约束 181
5.3 分组约束 184
5.3.1 TNM约束 184
5.3.2 TNM_NET约束 187
5.3.3 TIMEGRP约束 187
5.3.4 TPTHRU约束 188
5.3.5 TPSYNC约束 188
5.4 约束编辑器──Constraints Editor 189
5.4.1 Constraints Editor的用户界面 189
5.4.2 附加全局约束 190
5.4.3 附加端口约束 192
5.4.4 附加分组约束和时序约束 193
5.4.5 附加专用约束 197
5.5 引脚与区域约束编辑器──PACE 198
5.5.1 PACE的用户界面 199
5.5.2 附加区域约束 202
5.5.3 附加I/O引脚约束 203
5.6 约束文件 204
5.6.1 约束文件的概念 204
5.6.2 UCF、NCF文件的基本语法规则 205
5.7 小结 207
5.8 问题与思考 207
第6章 配置和运行FPGA设计 209
6.1 概述 209
6.2 FPGA配置简介 210
6.2.1 FPGA的配置模式 210
6.2.2 FPGA的配置流程 212
6.2.3 FPGA配置电路简介 214
6.3 配置文件的种类 218
6.4 iMPACT的使用 220
6.4.1 iMPACT的用户界面 220
6.4.2 用iMPACT下载配置文件 223
6.5 System ACE配置方案简介 230
6.6 小结 232
6.7 问题与思考 233
第7章 在线逻辑分析仪ChipScope Pro 235
7.1 概述 235
7.2 ChipScope Pro简介 237
7.3 ChipScope Pro的使用流程 239
7.4 ChipScope Pro Core Inserter 应用实例 241
7.5 ChipScope Pro Analyzer 247
7.6 ChipScope Pro Serial IO Toolkit 252
7.6.1 RocketIO Multi-Gigabit简介 253
7.6.2 使用ChipScope Pro Serial IO Toolkit 254
7.7 小结 257
7.8 问题与思考 257
第8章 其他ISE集成工具 259
8.1 布局规划器──Floorplanner 259
8.1.1 布局规划器的用户界面 259
8.1.2 布局规划器的特点及作用 261
8.1.3 布局规划设计流程 262
8.1.4 设计示例 264
8.2 FPGA底层编辑器──FPGA Editor 270
8.2.1 FPGA底层编辑器的用户接口 270
8.2.2 FPGA底层编辑器的作用 271
8.2.3 FPGA底层编辑器输入输出文件 273
8.2.4 FPGA底层编辑器的工作流程 273
8.2.5 使用FPGA底层编辑器的预备知识 273
8.2.6 设计示例 276
8.3 功耗评估工具XPower 281
8.3.1 XPower综述 281
8.3.2 XPower的用户界面 282
8.3.3 用XPower分析功耗 284
8.4 时序分析器──Timing Analyzer 287
8.4.1 时序分析器的用户界面 288
8.4.2 时序分析中需要主要的问题 289
8.4.3 时序分析在设计流程中的位置 290
8.4.4 时序分析器中的基本时序路径 291
8.4.5 时序分析器的使用方法 298
8.5 小结 301
8.6 问题与思考 302
第9章 基于FPGA的嵌入式系统设计 303
9.1 PicoBlaze嵌入式系统示例 303
9.1.1 PicoBalze嵌入式演示系统描述 303
9.1.2 PicoBlaze演示系统各模块说明 304
9.1.3 PicoBlaze汇编语言与KCPSM3编译器 309
9.1.4 KCPSM3语法基本结构 311
9.1.5 示例程序说明 311
9.1.6 系统集成 315
9.2 MicroBlaze嵌入式系统示例 315
9.2.1 EDK工具介绍 316
9.2.2 MicroBlaze嵌入式系统示例描述 316
9.2.3 嵌入式系统示例程序各模块介绍 316
9.2.4 建立工程 317
9.2.5 向工程添加IP核 321
9.2.6 导入定制IP 324
9.2.7 MHS和MSS文件 328
9.2.8 综合,生成下载BIT文件 330
9.2.9 建立应用程序 332
9.2.10 编译应用软件并直接初始化到内存中 333
9.2.11 演示程序函数 334
9.3 参考资料与网上资源 336
9.4 小结 337
9.5 问题与思考 337
第10章 ISE实战──I2C接口设计 339
10.1 I2C总线简介 339
10.1.1 I2C总线上的数据传输 341
10.1.2 I2C总线寻址 343
10.1.3 时钟同步与仲裁 344
10.1.4 I2C协议的扩展 346
10.2 I2C总线应用实例──AT24C系列EEPROM 346
10.2.1 AT24C02概述 346
10.2.2 写操作 347
10.2.3 读操作 348
10.2.4 AT24C在IC卡中的应用简介 349
10.3 I2C总线控制器设计详解 349
10.3.1 I2C总线控制器总体描述 350
10.3.2 μC接口设计 351
10.3.3 I2C接口设计 357
10.3.4 混合仿真验证 368
10.3.5 上板调试 376
10.4 小结 376
10.5 问题与思考 376
1.1 FPGA结构简介 2
1.1.1 总体结构 2
1.1.2 可配置逻辑块CLB 3
1.1.3 输入输出模块(Input/Output Block) 6
1.1.4 块RAM(BlockRAM) 9
1.2 最新FPGA产品──Virtex-5 10
1.2.1 Virtex-5的特点 10
1.2.2 Virtex-5 LX/LXT平台简介 12
1.2.3 Virtex-5核心技术 15
1.3 Virtex-5应用简介 18
1.3.1 使用Virtex-5解决设计难题 18
1.3.2 有线应用 21
1.3.3 无线通信 22
1.3.4 广播解决方案 23
1.3.5 PCI Express设计 24
1.4 实践──探索FPGA内部结构 25
1.4.1 浏览总体资源 25
1.4.2 探索资源细节 27
1.5 FPGA核心设计流程 30
1.6 FPGA设计工具简介 32
1.6.1 Xilinx FPGA设计必备工具──ISE 32
1.6.2 Xilinx FPGA设计可选工具 35
1.6.3 嵌入式开发套件──EDK 36
1.6.4 Xilinx FPGA的DSP设计工具 36
1.6.5 最常用的FPGA仿真工具──ModelSim 37
1.7 实践──运行第一个ISE实例 39
1.8 Xilinx FPGA设计资源 44
1.8.1 Virtex-5相关文档 44
1.8.2 ISE文档 45
1.8.3 应用指南 48
1.9 小结 48
1.10 问题与思考 49
第2章 ISE集成开发环境示例 51
2.1 示例背景 51
2.2 新建工程 52
2.3 新建源代码 55
2.3.1 新建Verilog源代码 55
2.3.2 新建VHDL源代码 60
2.4 设计仿真 63
2.5 完成设计 68
2.6 时序约束 70
2.7 设计实现以及验证时序约束 73
2.8 位置约束以及重新实现 74
2.9 配置FPGA 76
2.10 使用Core Generator实现设计 81
2.11 小结 86
2.12 问题与思考 86
第3章 仿真工具 87
3.1 ModelSim的用户接口 89
3.1.1 行为仿真 92
3.1.2 时序仿真 95
3.2 ModelSim仿真窗口综述 97
3.2.1 主窗口 97
3.2.2 数据流窗口 98
3.2.3 列表窗口 100
3.2.4 存储器窗口 102
3.2.5 进程窗口 102
3.2.6 对象窗口 103
3.2.7 源文件窗口 103
3.2.8 实例化窗口 104
3.2.9 波形窗口 104
3.3 仿真环境的建立 106
3.3.1 各仿真切入点需要的库文件 106
3.3.2 仿真库的命名 107
3.3.3 仿真库文件说明 107
3.3.4 库文件编译 108
3.4 一个简单的仿真示例 113
3.4.1 在ModelSim环境下进行仿真 113
3.4.2 在ISE集成环境中进行仿真 121
3.5 ModelSim中的调试方法 123
3.5.1 源文件窗口调试 124
3.5.2 波形窗口调试 126
3.5.3 数据流窗口调试 129
3.5.4 存储器窗口调试 133
3.5.5 局部变量窗口调试 136
3.5.6 列表窗口调试 139
3.6 ModelSim的其他常用操作 141
3.6.1 自动仿真 141
3.6.2 WLF文件 143
3.6.3 波形比较 146
3.6.4 SDF文件 150
3.6.5 VCD文件 151
3.7 ISim的示例演示 154
3.8 小结 154
3.9 问题与思考 155
第4章 逻辑综合以及Xplorer 157
4.1 XST综述 157
4.1.1 XST综合属性设置 158
4.2 Xplorer 169
4.2.1 Xplorer概述 169
4.2.2 Xplorer的工作模式 170
4.3 小结 172
4.4 问题与思考 172
第5章 约束 173
5.1 概述 173
5.2 时序约束 175
5.2.1 周期约束(PERIOD约束) 175
5.2.2 偏移约束(OFFSET约束) 178
5.2.3 专门约束 181
5.3 分组约束 184
5.3.1 TNM约束 184
5.3.2 TNM_NET约束 187
5.3.3 TIMEGRP约束 187
5.3.4 TPTHRU约束 188
5.3.5 TPSYNC约束 188
5.4 约束编辑器──Constraints Editor 189
5.4.1 Constraints Editor的用户界面 189
5.4.2 附加全局约束 190
5.4.3 附加端口约束 192
5.4.4 附加分组约束和时序约束 193
5.4.5 附加专用约束 197
5.5 引脚与区域约束编辑器──PACE 198
5.5.1 PACE的用户界面 199
5.5.2 附加区域约束 202
5.5.3 附加I/O引脚约束 203
5.6 约束文件 204
5.6.1 约束文件的概念 204
5.6.2 UCF、NCF文件的基本语法规则 205
5.7 小结 207
5.8 问题与思考 207
第6章 配置和运行FPGA设计 209
6.1 概述 209
6.2 FPGA配置简介 210
6.2.1 FPGA的配置模式 210
6.2.2 FPGA的配置流程 212
6.2.3 FPGA配置电路简介 214
6.3 配置文件的种类 218
6.4 iMPACT的使用 220
6.4.1 iMPACT的用户界面 220
6.4.2 用iMPACT下载配置文件 223
6.5 System ACE配置方案简介 230
6.6 小结 232
6.7 问题与思考 233
第7章 在线逻辑分析仪ChipScope Pro 235
7.1 概述 235
7.2 ChipScope Pro简介 237
7.3 ChipScope Pro的使用流程 239
7.4 ChipScope Pro Core Inserter 应用实例 241
7.5 ChipScope Pro Analyzer 247
7.6 ChipScope Pro Serial IO Toolkit 252
7.6.1 RocketIO Multi-Gigabit简介 253
7.6.2 使用ChipScope Pro Serial IO Toolkit 254
7.7 小结 257
7.8 问题与思考 257
第8章 其他ISE集成工具 259
8.1 布局规划器──Floorplanner 259
8.1.1 布局规划器的用户界面 259
8.1.2 布局规划器的特点及作用 261
8.1.3 布局规划设计流程 262
8.1.4 设计示例 264
8.2 FPGA底层编辑器──FPGA Editor 270
8.2.1 FPGA底层编辑器的用户接口 270
8.2.2 FPGA底层编辑器的作用 271
8.2.3 FPGA底层编辑器输入输出文件 273
8.2.4 FPGA底层编辑器的工作流程 273
8.2.5 使用FPGA底层编辑器的预备知识 273
8.2.6 设计示例 276
8.3 功耗评估工具XPower 281
8.3.1 XPower综述 281
8.3.2 XPower的用户界面 282
8.3.3 用XPower分析功耗 284
8.4 时序分析器──Timing Analyzer 287
8.4.1 时序分析器的用户界面 288
8.4.2 时序分析中需要主要的问题 289
8.4.3 时序分析在设计流程中的位置 290
8.4.4 时序分析器中的基本时序路径 291
8.4.5 时序分析器的使用方法 298
8.5 小结 301
8.6 问题与思考 302
第9章 基于FPGA的嵌入式系统设计 303
9.1 PicoBlaze嵌入式系统示例 303
9.1.1 PicoBalze嵌入式演示系统描述 303
9.1.2 PicoBlaze演示系统各模块说明 304
9.1.3 PicoBlaze汇编语言与KCPSM3编译器 309
9.1.4 KCPSM3语法基本结构 311
9.1.5 示例程序说明 311
9.1.6 系统集成 315
9.2 MicroBlaze嵌入式系统示例 315
9.2.1 EDK工具介绍 316
9.2.2 MicroBlaze嵌入式系统示例描述 316
9.2.3 嵌入式系统示例程序各模块介绍 316
9.2.4 建立工程 317
9.2.5 向工程添加IP核 321
9.2.6 导入定制IP 324
9.2.7 MHS和MSS文件 328
9.2.8 综合,生成下载BIT文件 330
9.2.9 建立应用程序 332
9.2.10 编译应用软件并直接初始化到内存中 333
9.2.11 演示程序函数 334
9.3 参考资料与网上资源 336
9.4 小结 337
9.5 问题与思考 337
第10章 ISE实战──I2C接口设计 339
10.1 I2C总线简介 339
10.1.1 I2C总线上的数据传输 341
10.1.2 I2C总线寻址 343
10.1.3 时钟同步与仲裁 344
10.1.4 I2C协议的扩展 346
10.2 I2C总线应用实例──AT24C系列EEPROM 346
10.2.1 AT24C02概述 346
10.2.2 写操作 347
10.2.3 读操作 348
10.2.4 AT24C在IC卡中的应用简介 349
10.3 I2C总线控制器设计详解 349
10.3.1 I2C总线控制器总体描述 350
10.3.2 μC接口设计 351
10.3.3 I2C接口设计 357
10.3.4 混合仿真验证 368
10.3.5 上板调试 376
10.4 小结 376
10.5 问题与思考 376
猜您喜欢
