书籍详情
FPGA与SOPC设计教程：DE2实践
作者：张志刚
出版社：西安电子科技大学出版社
出版时间：2007-04-01
ISBN：9787560618043
定价：¥38.00
购买这本书可以去
内容简介
本书对国内高校中广泛使用的Altera DE2 SOPC开发平台的硬件设计进行了较为详细的分析，介绍了FPGA与SOPC的设计流程，并通过大量的练习详细地介绍了如何在DE2平台上进行从简单到复杂的数字系统设计。 全书分为7章，包括FPGA基本概念与DE2开发平台、FPGA设计流程、SOPC技术、DE2平台痤用、基于Altera FPGA的DSP技术、数字系统设计练习及“计算机组成原理”课程练习。本书配有光盘一张，包含了DE2系统的内容及DE2的高级应用范例。 本书可作为电子类、计算机类、自动化类、机电类等专业本科生和研究生的教材或教学参考书，也可作为数字电子电路设计人员和大规模集成电路设计工程师的参考书。
作者简介
暂缺《FPGA与SOPC设计教程：DE2实践》作者简介
目录
第1章 FPGA基本概念与DE2
开发平台
1.1可编程逻辑器件
1.1.1 可编程逻辑器件概述
1.1.2 CPLD的结构与原理
1.1.3 FPGA的结构与原理
1.1.4 结构化ASIC
1.2 CycloneII系列FPGA
1.2.1 CycloneII系列FPGA概述
1.2.2 逻辑单元
1.2.3 逻辑阵列块(LAB)
1.2.4 Mulffrrack互连
1.2.5 全局时钟网络及锁相环
1.2.6 嵌入式存储器
1.2.7 嵌入式乘法器
1.2.8 IOE的结构及特性
1.3 DE2开发平台
1.3.1 DE2板上资源及硬件布局
1.3.2 DE2原理
1.4 DE2平台的开发环境
1.4.1 安装Quaxtus II及相关软件包
1-4.2 安装DSP Builder
第2章 FPGA设计流程
2.1 Quartus II设计流程概述
2.2 设计输入
2.3 设计约束和分配
2.4 设计综合
2.5 布局布线
2.6 基于模块的设计
2.7 仿真
2.8 时序分析
2.9 时序逼近
2.10 用QuartusII完成FPGA设计的实例.
2.10.1 建立一个新工程
2.10.2 设计输入
2.10.3 分配引脚
2.10.4 电路仿真
2.10.5 编程与配置FPGA
第3章 SOPC技术
3.1 SOPC Builder
3.1.1 Altera的SOPC技术
3.1.2 SOPC系统设计流程
3.2 Avalon交换架构
3.2.1 Avalon总线基本概念
3.2.2 Avalon总线信号
3.2.3 Avalon总线传输类型及时序
3.3 Nios II软核处理器
3.3.1 Nios II软核处理器概述
3.3.2 Nios II软核处理器的硬件结构
3.4 Nios II软核处理器软件开发
3.4.1 HAL系统库
3.4.2 Nios II IDE
3.5 SOPC系统设计实例
3.5.1 SOP(2系统设计流程
3.5.2 SOPC系统设计实例
3.6 DE2开发板描述及组件库
3.6.1 在SOPC Builder中加入DE2
开发板描述及组件库
3.6.2 DE2一NIOS系统
3.6.3 在NiosII IDE中使用Flash Programmer
第4章 DE2平台应用
4.1 DE2平台内嵌的USBBlaster及FPGA
配置
4.2 音频编/解码
4.2.1 音频编/解码硬件芯片WM8731
4.2.2 WM8731控制电路的实现
4.2.3 用WM8731 D／A转换器产生
正弦波
4.3 使用SDRAM及SRAM
4.3.1 在Nios II中使用SDRAM
4.3.2 在Nios lI中使用SRAM
4.4 视频D／A转换器
4.4.1 视频D／A转换器
4.4.2 VGA显示器应用示例
4.5 彩色LCM显示器
4.6 用DE2平台实现视频解码
4.6.1 电视解码原理
4.6.2 用DE2平台实现电视接收机
4.7 USB OTG
4.8 网络接口
4.8.1 DM9000A硬件接口
4.8.2 DM9000A与Avalon总线的接口
及硬件抽象层
4.8.3 LWIP及其在DE2平台上的应用
4.9 RS232接口
4.10 DE2控制面板
4.10.1 安装DE2控制面板
4.10.2 控制LED、七段数码管和
LCD显示
4.10.3 FLASH下载器
4.10.4 SDRAM／SRAM控制器和
下载器
4.10.5 PS／2和七段数码管的显示控制.
4.10.6 DE2控制面板的总体结构
4.10.7 多端口SRAM／SDRAM／FLASH
控制器
4.10.8 VGA显示控制
4.11 DE2高级应用范例
4.11.1 DE2平台出厂设置
4.11.2 DE2电视机
4.11.3 USB画笔
4.11.4 卡拉OK机
4.11.5 USB设备
4.11.6 以太网信息包的发送和接收
4.11.7 SD卡音乐播放器
4.12 LCM及CIS在DE2平台上的
应用范例
4.12.1 TRDB-LCM在DE2平台上的
应用范例
4.12.2 TRDB-DC2在DE2平台上的
应用范例
第5章 基于Altera FPGA的DSP
技术
5.1 DSP Builder
5.2 用DSPBuilder实现FIR滤波器
5.2.1 建立FIR滤波器设计
5.2.2 在Simulink中仿真并生成VHDL
代码
5.3 在DSP Builder中定制开发板库
5.3.1 硬件平台与DSP Builder
5.3.2 定制开发板库
第6章 数字系统设计练习
6.1 开关、LED灯及多路复用器
6.1.1 将输入/输出器件连接到FPGA上
6.1.2 2选1多路复用器
6.1.3 3位宽5选1多路复用器
6.1.4 用七段数码管显示简单字符
6.1.5 循环显示5个字符
6.1.6 循环显示8个字符
6.2 二进制与BCD码的转换及显示
6.2.1 二进制数字的显示
6.2.2 二进制值到十进制值的转换
6.2.3 并行加法器
6.2.4 1位BCD加法器
6.2.5 2位BCD加法器
6.2.6 2位BCD加法器的另一种实现
6.2.7 6位二进制数转换为2位十进制数
的电路
6.3 无符号数乘法器
6.3.1 4位二进制数乘法
6.3.2 8位二进制数乘法
6.3.3 用LPM实现8位二进制数乘法
6.4 锁存器和触发器
6.4.1 RS锁存器
6.4.2 D锁存器
6.4.3 D触发器
6.4.4 三种存储单元
6.4.5 D触发器的应用
6.5 计数器
6.5.1 用T触发器实现16位计数器
6.5.2 用赋值语句实现16位计数器
6.5.3 用LPM实现16位计数器
6.5.4 闪烁的数码管
6.5.5 循环显示的“HELLLO”
6.6 时钟与定时器
6.6.1 3位BCD计数器
6.6.2 实时时钟
6.6.3 反应时间测试电路
6.7 有限状态机
6.7.1 One-hot编码的FSM
6.7.2 二进制编码的FSM
6.7.3 序列检测FSM
6.7.4 模10加计数器
6.7.5 用移位寄存器与FSM实现
“HELL0”的循环显示
6.7.6 用FSM实现“HELL0”的自动
循环显示
6.7.7 移动速度可控的“HELL0”的
自动循环显示
6.8 存储器块
6.8.1 用LPM实现RAM
6.8.2 在DE2上验证RAM
6.8.3 用Verilog实现RAM
6.8.4 FPGA片外RAM的使用
6.8.5 用LPM实现简单双口RAM
6.8.6 伪双口RAM
6.8.7 用DE2控制面板查看并修改片外
RAM的内容
6.9 简单的处理器
6.9.1 实现一个简单的处理器
6.9.2 为处理器增加程序存储器
6.10 增强型处理器
6.10.1 扩展处理器的指令集并增加
地址译码功能
6.10.2 在数码管上滚动显示单词
6.10.3 增加单词显示速度控制功能
第7章“计算机组成原理”课程练习
7.1 一个简单的计算机系统
7.1.1 建立一个简单的计算机系统
7.1.2 对序列中出现的连续的l计数
7.1.3 指令的组成
7.1.4 子程序
7.1.5 对交替出现的1和0计数
7.1.6 C语言与汇编语言的比较
7.2 程序控制输入/输出
7.2.1 建立包含三个PIO接口部件的
系统
7.2.2 用Nios II汇编语言实现数据输入、
累加及输出
7.2.3 用按键控制数据读取
7.2.4 用七段数码管显示十六进制
累加结果
7.2.5 将累加结果转换成十进制显示
7.3 子程序与堆栈
7.3.1 建立一个NiosII系统
7.3.2 对32位正整数排序
7.3.3 用子程序实现排序任务
7.3.4 用堆栈向子程序传递参数
7.3.5 用递归算法计算阶乘
7.4 轮询与中断
7.4.1 建立一个包含计时器及JTAG UART
的Nios II系统
7.4.2 通过JTAG UART向主机发送字符
7.4.3 用JTAG UART实现打字机功能
7.4.4 使用中断方式实现打字机功能
7.4.5 计时器中断的使用
7.5 总线通信
7.5.1 实现外部总线桥及七段数码管
控制器
7.5.2 将SRAM控制器连接到外部
总线上
7.5.3 通过外部总线将SRAM中的数据
显示到数码管上
附录A DE2原理图
附录B DE2平台上EP2C35F672
引脚分配
参考文献
开发平台
1.1可编程逻辑器件
1.1.1 可编程逻辑器件概述
1.1.2 CPLD的结构与原理
1.1.3 FPGA的结构与原理
1.1.4 结构化ASIC
1.2 CycloneII系列FPGA
1.2.1 CycloneII系列FPGA概述
1.2.2 逻辑单元
1.2.3 逻辑阵列块(LAB)
1.2.4 Mulffrrack互连
1.2.5 全局时钟网络及锁相环
1.2.6 嵌入式存储器
1.2.7 嵌入式乘法器
1.2.8 IOE的结构及特性
1.3 DE2开发平台
1.3.1 DE2板上资源及硬件布局
1.3.2 DE2原理
1.4 DE2平台的开发环境
1.4.1 安装Quaxtus II及相关软件包
1-4.2 安装DSP Builder
第2章 FPGA设计流程
2.1 Quartus II设计流程概述
2.2 设计输入
2.3 设计约束和分配
2.4 设计综合
2.5 布局布线
2.6 基于模块的设计
2.7 仿真
2.8 时序分析
2.9 时序逼近
2.10 用QuartusII完成FPGA设计的实例.
2.10.1 建立一个新工程
2.10.2 设计输入
2.10.3 分配引脚
2.10.4 电路仿真
2.10.5 编程与配置FPGA
第3章 SOPC技术
3.1 SOPC Builder
3.1.1 Altera的SOPC技术
3.1.2 SOPC系统设计流程
3.2 Avalon交换架构
3.2.1 Avalon总线基本概念
3.2.2 Avalon总线信号
3.2.3 Avalon总线传输类型及时序
3.3 Nios II软核处理器
3.3.1 Nios II软核处理器概述
3.3.2 Nios II软核处理器的硬件结构
3.4 Nios II软核处理器软件开发
3.4.1 HAL系统库
3.4.2 Nios II IDE
3.5 SOPC系统设计实例
3.5.1 SOP(2系统设计流程
3.5.2 SOPC系统设计实例
3.6 DE2开发板描述及组件库
3.6.1 在SOPC Builder中加入DE2
开发板描述及组件库
3.6.2 DE2一NIOS系统
3.6.3 在NiosII IDE中使用Flash Programmer
第4章 DE2平台应用
4.1 DE2平台内嵌的USBBlaster及FPGA
配置
4.2 音频编/解码
4.2.1 音频编/解码硬件芯片WM8731
4.2.2 WM8731控制电路的实现
4.2.3 用WM8731 D／A转换器产生
正弦波
4.3 使用SDRAM及SRAM
4.3.1 在Nios II中使用SDRAM
4.3.2 在Nios lI中使用SRAM
4.4 视频D／A转换器
4.4.1 视频D／A转换器
4.4.2 VGA显示器应用示例
4.5 彩色LCM显示器
4.6 用DE2平台实现视频解码
4.6.1 电视解码原理
4.6.2 用DE2平台实现电视接收机
4.7 USB OTG
4.8 网络接口
4.8.1 DM9000A硬件接口
4.8.2 DM9000A与Avalon总线的接口
及硬件抽象层
4.8.3 LWIP及其在DE2平台上的应用
4.9 RS232接口
4.10 DE2控制面板
4.10.1 安装DE2控制面板
4.10.2 控制LED、七段数码管和
LCD显示
4.10.3 FLASH下载器
4.10.4 SDRAM／SRAM控制器和
下载器
4.10.5 PS／2和七段数码管的显示控制.
4.10.6 DE2控制面板的总体结构
4.10.7 多端口SRAM／SDRAM／FLASH
控制器
4.10.8 VGA显示控制
4.11 DE2高级应用范例
4.11.1 DE2平台出厂设置
4.11.2 DE2电视机
4.11.3 USB画笔
4.11.4 卡拉OK机
4.11.5 USB设备
4.11.6 以太网信息包的发送和接收
4.11.7 SD卡音乐播放器
4.12 LCM及CIS在DE2平台上的
应用范例
4.12.1 TRDB-LCM在DE2平台上的
应用范例
4.12.2 TRDB-DC2在DE2平台上的
应用范例
第5章 基于Altera FPGA的DSP
技术
5.1 DSP Builder
5.2 用DSPBuilder实现FIR滤波器
5.2.1 建立FIR滤波器设计
5.2.2 在Simulink中仿真并生成VHDL
代码
5.3 在DSP Builder中定制开发板库
5.3.1 硬件平台与DSP Builder
5.3.2 定制开发板库
第6章 数字系统设计练习
6.1 开关、LED灯及多路复用器
6.1.1 将输入/输出器件连接到FPGA上
6.1.2 2选1多路复用器
6.1.3 3位宽5选1多路复用器
6.1.4 用七段数码管显示简单字符
6.1.5 循环显示5个字符
6.1.6 循环显示8个字符
6.2 二进制与BCD码的转换及显示
6.2.1 二进制数字的显示
6.2.2 二进制值到十进制值的转换
6.2.3 并行加法器
6.2.4 1位BCD加法器
6.2.5 2位BCD加法器
6.2.6 2位BCD加法器的另一种实现
6.2.7 6位二进制数转换为2位十进制数
的电路
6.3 无符号数乘法器
6.3.1 4位二进制数乘法
6.3.2 8位二进制数乘法
6.3.3 用LPM实现8位二进制数乘法
6.4 锁存器和触发器
6.4.1 RS锁存器
6.4.2 D锁存器
6.4.3 D触发器
6.4.4 三种存储单元
6.4.5 D触发器的应用
6.5 计数器
6.5.1 用T触发器实现16位计数器
6.5.2 用赋值语句实现16位计数器
6.5.3 用LPM实现16位计数器
6.5.4 闪烁的数码管
6.5.5 循环显示的“HELLLO”
6.6 时钟与定时器
6.6.1 3位BCD计数器
6.6.2 实时时钟
6.6.3 反应时间测试电路
6.7 有限状态机
6.7.1 One-hot编码的FSM
6.7.2 二进制编码的FSM
6.7.3 序列检测FSM
6.7.4 模10加计数器
6.7.5 用移位寄存器与FSM实现
“HELL0”的循环显示
6.7.6 用FSM实现“HELL0”的自动
循环显示
6.7.7 移动速度可控的“HELL0”的
自动循环显示
6.8 存储器块
6.8.1 用LPM实现RAM
6.8.2 在DE2上验证RAM
6.8.3 用Verilog实现RAM
6.8.4 FPGA片外RAM的使用
6.8.5 用LPM实现简单双口RAM
6.8.6 伪双口RAM
6.8.7 用DE2控制面板查看并修改片外
RAM的内容
6.9 简单的处理器
6.9.1 实现一个简单的处理器
6.9.2 为处理器增加程序存储器
6.10 增强型处理器
6.10.1 扩展处理器的指令集并增加
地址译码功能
6.10.2 在数码管上滚动显示单词
6.10.3 增加单词显示速度控制功能
第7章“计算机组成原理”课程练习
7.1 一个简单的计算机系统
7.1.1 建立一个简单的计算机系统
7.1.2 对序列中出现的连续的l计数
7.1.3 指令的组成
7.1.4 子程序
7.1.5 对交替出现的1和0计数
7.1.6 C语言与汇编语言的比较
7.2 程序控制输入/输出
7.2.1 建立包含三个PIO接口部件的
系统
7.2.2 用Nios II汇编语言实现数据输入、
累加及输出
7.2.3 用按键控制数据读取
7.2.4 用七段数码管显示十六进制
累加结果
7.2.5 将累加结果转换成十进制显示
7.3 子程序与堆栈
7.3.1 建立一个NiosII系统
7.3.2 对32位正整数排序
7.3.3 用子程序实现排序任务
7.3.4 用堆栈向子程序传递参数
7.3.5 用递归算法计算阶乘
7.4 轮询与中断
7.4.1 建立一个包含计时器及JTAG UART
的Nios II系统
7.4.2 通过JTAG UART向主机发送字符
7.4.3 用JTAG UART实现打字机功能
7.4.4 使用中断方式实现打字机功能
7.4.5 计时器中断的使用
7.5 总线通信
7.5.1 实现外部总线桥及七段数码管
控制器
7.5.2 将SRAM控制器连接到外部
总线上
7.5.3 通过外部总线将SRAM中的数据
显示到数码管上
附录A DE2原理图
附录B DE2平台上EP2C35F672
引脚分配
参考文献
猜您喜欢
