书籍详情

SystemVerilog验证方法学

SystemVerilog验证方法学

作者:(美)伯杰龙、等

出版社:北京航空航天大学出版社

出版时间:2007-05-01

ISBN:9787811240795

定价:¥58.00

购买这本书可以去
内容简介
  本书借助许多用SystemVerilog编写的例子,介绍和说明一套完整的验证方法学。它涵盖了所有最新的验证技术,其中包括:验证计划制定、 TestBench架构、受约束随机激励产生、以覆盖率为主导(coverage-driven) 的验证、基于断言(assertion-based)的验证、形式化分析,以及基于一个开放、完善的方法学上的系统级验证。此外,本书也包括标准程序库、VMM 和VMM检查器,从而可帮助缩短验证开发的时间。本书可作为电子工程类、自动控制类、计算机类的大学本科高年级学生及研究生教学用书,亦可供其他工程人员自学与参考。
作者简介
  Janick Bergeron是为Synopsys公司工作的科学家,一本最畅销的书Writing Testbench-es:Functional Verification of HDL Models的作者,他也是验证规范仲裁主持人。他曾经在滑铁卢(Waterloo)大学获得电子工程硕士学位,在魁北克西谷提密(du Quebeca Chicoutime)大学获得工程学士学位,并在俄勒岗(Orgon)大学获得MBA学位。
目录
专家推荐
译者序
序言
前言
本书是如何组织的
如何阅读本书
附加资料来源
感谢
第1章 导 论
验证生产率    2
提高生产率    2
验证组件    3
基于接口的设计    4
针对验证的设计    5
使用断言的好处    6
方法学的实现    7
方法学的采纳    7
指导原则    9
基本的编码指导原则    10
术语的定义    11

第2章 验证计划
计划过程    14
功能验证的需求    15
验证环境的需求    18
验证计划的实现方案    22
响应检查    24
嵌入式监视器    25
断 言    26
精确性    28
记分板    30
参考模型    30
离线检查    31
总 结    32

第3章 断 言
断言的指定    33
断言语言基本知识    35
DUT(被测设计)内部信号上的断言    39
外部接口上的断言    47
断言编码的指导原则    50
覆盖率属性    58
基于断言的可重用检查器    63
简单检查器    63
基于断言的验证IP    71
基于断言的IP结构    74
文档与发行内容    82
断言的鉴定    83
总 结    84

第4章 测试平台的基本结构
测试平台的架构    86
信号层    89
指令层    96
功能层    98
场景层    101
测试层    102
仿真控制    104
消息服务    111
数据和事务    115
类属性/数据成员    118
方 法    126
约束条件    129
事务处理器    132
物理层接口    138
事务层接口    139
完成和响应模型    144
基元按序执行模型    145
乱序基元执行模型    149
非基元事务执行    151
被动响应    154
从动响应    156
时序接口    159
回调方法    161
特定的测试平台    164
传统的总线功能模型    168
VMM兼容升级    168
VMM兼容接口    169
总 结    171

第5章 激励与响应
激励的生成    173
随机激励    174
定向激励    180
异常的生成    182
嵌入式激励    186
对随机生成的控制    187
基元生成    190
场景生成    191
多流生成    195
基于状态的生成    197
应选用哪种发生器    202
自检查结构    203
记分板    206
与事务处理器的集成    209
异常的处理    211
总 结    212

第6章 针对覆盖率的验证
覆盖率度量指标    214
覆盖率模型    215
结构覆盖率建模    216
功能覆盖率建模    216
功能覆盖率分析    218
覆盖率评级    219
功能覆盖率实现方案    219
覆盖率组    221
覆盖率属性    228
反馈机制    228
总 结    230

第7章 用于形式化验证的断言

模型检查和断言    233
对数据的断言    242
不使用局部变量    242
使用局部变量    245
形式化验证工具的兼容性    250
总 结    250

第8章 系统级验证

可扩展的验证组件    252
XVC的结构    253
XVC的实现    255
动作的实现    257
XVC管理器    261
预定义的XVC管理器    262
系统级验证环境    263
块互联结构的验证    267
基本集成验证    269
低层次系统功能验证    271
系统认证验证    272
验证事务层模型    274
事务层接口    276
硬件辅助的验证    277
外设测试块的结构    279
总 结    281

第9章 处理器集成验证

软件测试环境    283
基本软件集成验证    285
全系统验证环境    286
软件测试结构    289
测试动作    292
编译过程    296
测试的运行    298
引导模块    299

总 结    300

附录A VMM标准库技术说明书
VMM_VERSION    302
VMM_ENV    303
VMM_LOG    306
vmm_log_msg    319
vmm_log_format    320
vmm_log_callbacks    322
VMM_DATA    324
VMM_CHANNEL    330
VMM_BROADCAST    342
VMM_SCHEDULER    346
vmm_scheduler_election    350
VMM_NOTIFY    352
vmm_notification    357
VMM_XACTOR    358
vmm_xactor_callbacks    364
VMM_ATOMIC_GEN    364
VMM_SCENARIO_GEN    368

附录B VMM检查器库
OVL 等价的检查器(SVL)    381
高级检查器    387

附录C XVC标准库技术说明书
XVC_MANAGER    393
XVC_XACTOR    395
XVC_ACTION    397
VMM_XVC_MANAGER    399
注 意    400
文件结构    401
命 令    403

附录D 软件验证框架
基本类型    417
系统描述符    418
外设描述符    418
中断描述符    421
DMA通道描述符    422
测试动作    423
低层次服务    429
高速缓存锁定    434
中断控制器    436
与XVC的软件接口的连接    440
索 引     441
作者介绍     468
猜您喜欢

读书导航