Verilog HDL数字控制系统设计实例

　　作为可编程逻辑器件的开发语言Verilog HDL，由于其具有类似于通用C语言的风格，被不少CPLD/FPGA开发者所推崇。在数字控制领域，CPLD/FPGA的应用也越来越广，因此，作为开发语言Verilog HDL就显示了它的重要性。有关Verilog HDL的书籍很少，为了满足广大读者学习Verilog HDL的需要，作者在总结多年教学与开发经验的基础上编写了本书，内容安排如下：首先简单介绍Verilog HDL的语法，基本组合逻辑电路的Verilog HDL设计与实现，以及基本时序逻辑电路的Verilog HDL设计与实现；然后，通过多个综合性数字控制系统Verilog HDL设计与实现的例子，重点地讲解了较为复杂的数字控制系统的Verilog HDL设计与实现，包括数字频率计、交通灯控制系统、多功能数字钟、步进电机位置系统、直流电动机控制系统、实用电梯控制器以及CCD芯片TCD132D的驱动控制等。　本书内容翔实、语言通俗易懂，实例实用性和针对性强，既可作为通信工程、电子工程、计算机、自动控制等专业的学习数字电路设计的大学本科高年级学生和研究生Verilog HDL开发的学习用书，也适合作为数字系统设计工程师和Verilog开发者的参考用书。本书案例源代码可以从中国水利水电出版社网站免费下载，网址为：http：//www.waterpub.com.cn/softdown/。

暂缺《Verilog HDL数字控制系统设计实例》作者简介

前言
第1章 Verilog HDL的基础知识
1.1 概述
1.1.1 Verilog HDL的发展历史
1.1.2 Verilog HDL的主要功能
1.1.3 Verilog HDL与VHDL的比较
1.2 Verilog HDL的基本语言要素
1.2.1 标识符
1.2.2 程序注释
1.2.3 书写格式
1.2.4 系统任务和系统函数
1.2.5 编译器伪指令
1.3 Verilog HDL的数据类型
1.3.1 线网类型
1.3.2 未说明的线网
1.3.3 向量和标量线网
1.3.4 寄存器类型
1.4 Verilog HDL的表达式
1.4.1 操作数
1.4.2 操作符
1.5 Verilog HDL的基本结构
1.5.1 模块
1.5.2 寸延
1.5.3 数据流描述方式
1.5.4 行为描述方式
1.5.5 结构化描述方式
1.5.6 混合设计描述方式
第2章 基本逻辑电路设计实例
2.1 基本组合逻辑电路设计
2.1.1 基本门电路
2.1.2 译码器
2.1.3 编码器
2.1.4 三态缓冲器
2.1.5 多路复用器
2.1.6 比较器
2.1.7 加法器与减法器
2.1.8 乘法器
2.2 基本时序逻辑电路设计
2.2.1 触发器
2.2.2 分频器
2.2.3 移位寄存器
2.2.4 序列信号发生器
2.3 存储器设计
2.3.1 ROM
2.3.2 SRAM
2.3.3 FIFO
第3章 基于Verilog HDL的数字控制系统设计
3.1 需求分析
3.2 总体设计
3.2.1 系统任务分析
3.2.2 设计方案描述
3.2.3 总体框图设计
3.3 器件选择
3.3.1 可编程逻辑器件的选择
3.3.2 外围器件的选择
3.4 逻辑算法及程序实现
3.4.1 逻辑算法设计
3.4.2 硬件描述语言程序设计
3.4.3 功能仿真
3.4.4 时序仿真
3.5 逻辑的物理实现
3.6 系统整体调试
第4章 数字频率计
4.1 数字频率计功能描述
4.2 数字频率计系统框图
4.3 数字频率计的Verilog HDL程序设计
4.3.1 计数模块counter
4.3.2 门控模块gate_control
4.3.3 分频模块fdiv
4.3.4 寄存器模块nip latch
4.3.5 多路选择模块data mux
4.3.6 动态位选模块dispselect
4.3.7 BCD译码模块dispdecodei
4.3.8 顶层电路Top
4.4 小结
第5章 交通灯控制系统
5.1 交通灯控制系统功能描述及系统框图
5.1.1 系统功能描述
5.1.2 交通灯控制系统框图
5.2 交通灯控制系统的Verilog HDL程序设计
5.2.1 主控制模块control
5.2.2 55秒倒计时模块counter55
5.2.3 5秒倒计时模块counter05.
5.2.4 倒计时时间选择驱动模块scan
5.2.5 倒计时时间选择模块counte elect
5.2.6 1kHz时钟信号模块fdivlkHz
5.2.7 lHz计数时钟信号模块fdivlhz
5.2.8 倒计时时间数据多路选择模块datamux
5.2.9 动态显示驱动模块dispselect
5.2.10 显示数据多路选择模块dispmux
5.2.11 显示数据译码模块dispdecodet'
5.2.12 顶层电路Top
5.3 小结
第6章 多功能数字钟
6.1 多功能数字钟功能描述及系统框图
6.1.1 多功能数字钟功能描述
6.1.2 多功能数字钟系统框图
6.2 多功能数字钟的Verilog HDL程序设计
6.2.1 主控制模块：maincontt'ol
6.2.2 时间及其设置模块time auto and set
6.2.3 时间显示动态位选模块time-disp-select
6.2.4. 显示模块disp data mLIx
6.2.5 秒表模块stopwatch
6.2.6 日期显示与设置模块date
6.2.7 闹钟模块alatTnclock
6.2.8 分频模块fdiv
6.2.9 顶层电路Top
6.3 小结
第7章 步进电机位置系统
7.1 步进电机位置系统功能描述及系统框图
7.1.1 步进电机位置系统功能描述
7.1.2 步进电机位置系统框图
7.2 步进电机位置系统的Verilog HDL程序设计
7.2.1 分频模块fdiv
7.2.2 16位计数器模块counter 16 bits
7.2.3 16种脉冲产生模块pulse 16
7.2.4. 每秒输出脉冲数寄存器模块second pulse latch
7.2.5 脉冲叠加模块pulse sum
7.2.6 总脉冲输出控制模块sum COlatrol
7.2.7 顶层电路TOD
7.3 小结
第8章 直流电动机控制系统
8.1 直流电动机控制系统功能描述
8.2 直流电动机控制系统框图
8.3 直流电动机控制系统的Vet5log HDL程序设计
8.3.1 电流采样控制模块CurTent adc ctrl
8.3.2 电流调节模块Current Adiust
8.3.3 速度检测模块Rate Measure
8.3.4 速度调节模块Rate Adiust
8.3.5 位置采样控制模块Position adc ctrl
8.3.6 位置调节模块Position Adjust
8.3.7 主控制模块Main Ctrl
8.3.8 顶层电路Top
8.4 小结
第9章 实用电梯控制器
9.1 实用电梯控制器功能描述
9.2 实用电梯控制器系统框图
9.2.1 主控制器
9.2.2 从控制器
9.3 实用电梯控制器的Verilog HDL程序设计
9.3.1 主控制器Master Control
9.3.2 从控制器Slave Control
9.4 小结
第10章 CCD芯片TCDl32D的驱动控制
10.1 CCD技术简介及CCD器件的选用
10.1.1 CCD技术及其应用
10.1.2 CCD器件的选用
10.2 典型CCD集成芯片TCDl32D简介
10.3 CCD芯片TCDl32D的驱动控制设计
10.3.1 各种脉冲信号的产生方式
10.3.2 CCD芯片TCDl32D的驱动控制的Verilog.HDL程序
10.4 CCD芯片TCDl32D的输出信号的噪声处理
10.4.1 噪声及其统计特性
10.4.2 噪声通过电路的响应
10.4.3 滤波器的作用
10.5 小结
参考文献