书籍详情
ARM嵌入式处理器结构与应用基础（第2版 马忠梅等）
作者：马忠梅、徐英慧
出版社：北航出版社
出版时间：2007-03-01
ISBN：9787810778435
定价：¥34.00
购买这本书可以去
内容简介
《ARM嵌入式处理器结构与应用基础（第2版）（附光盘1张）》针对目前最通用的32位RISC：处理器——ARM处理器系列，介绍ARM体系结构和应用基础。全书共6章，既有软件编程部分——A：RM编程模型以及ARM指令集说明和ARM汇编程序设计，又有硬件部分——ARM7TDMI处理器和ARM926EJ—S处理器的结构原理，而且对带ARM核嵌入式系统芯片的特点，以及整个ARM处理器核系列也进行了介绍。 《ARM嵌入式处理器结构与应用基础（第2版）（附光盘1张）》配有光盘一张，内含．ARM公司相关资料。 《ARM嵌入式处理器结构与应用基础（第2版）（附光盘1张）》特点是取材于ARM公司最新资料，内容比较全面，可作为高等院校相关专业32位嵌入式处理器选修课和培训班教材，也可作为ARM芯片选型、软件编程和硬件设计的参考手册。以及嵌入式系统应用技术人员的参考用书。
作者简介
暂缺《ARM嵌入式处理器结构与应用基础（第2版 马忠梅等）》作者简介
目录
第1章 ARM处理器概述1
1.1 ARM简介1
1.2 ARM处理器系列2
1．2．1 ARM7系列3
1．2．2 ARM9系列4
1．2．3 ARM9E系列5
1.2.4 ARM10系列6
1.2.5 ARM11系列7
1．2．6 SecurCore SC1008
1.2.7 XScale8
1.3 ARM处理器核的分类和扩充标识8
1.3.1 处理器核的分类8
1.3.2 处理器核的扩充标识10
1.4 ARM处理器结构简介11
1.4.1 RISC体系结构11
1.4.2 ARM和Thumb状态12
1.4.3 寄存器13
1.4.4 ARM指令集概述13
1.4.5 Thumb指令集概述13
第2章 ARM体系结构15
2.1 ARM体系结构的版本和变种15
2.1.1 ARM体系结构的版本15
2.1.2 ARM体系结构的变种17
2.1.3 ARM/Thumb体系结构的版本命名18
2.2 ARM编程模型19
2.2.1 数据类型19
2.2.2 处理器模式19
2.2.3 处理器工作状态20
2.2.4 寄存器组织21
2.2.5 异常28
2.2.6 存储器和存储器映射I/O34
2.2.7 中断延迟38
2.2.8 复位38
2.3 ARM基本寻址方式38
2.3.1 寄存器寻址39
2.3.2 立即寻址39
2.3.3 寄存器移位寻址39
2.3.4 寄存器间接寻址40
2.3.5 变址寻址40
2.3.6 多寄存器寻址41
2.3.7 堆栈寻址41
2.3.8 块复制寻址41
2.3.9 相对寻址43
2.4 ARM 开发工具43
第3章 ARM指令集和汇编程序设计45
3.1 条件执行45
3.2 指令分类说明46
3.2.1 ARM存储器访问指令46
3.2.2 ARM数据处理指令59
3.2.3 ARM分支指令87
3.2.4 ARM协处理器指令90
3.2.5 杂项ARM指令93
3.2.6 ARM伪指令99
3.3 ARM汇编语言程序设计102
3.3.1 预定义变量102
3.3.2 伪指令和指示符103
3.3.3 ARM汇编程序规范106
3.3.4 ARM汇编程序设计108
3.3.5 宏定义和使用115
3.3.6 混合编程116
3.4 Thumb指令集与ARM指令集的区别123
3.5 Thumb2指令集的特点124
第4章 ARM7TDMI处理器129
4.1 概述129
4.1.1 ARM7TDMI简介129
4.1.2 体系结构130
4.1.3 框图、内核和功能图131
4.2 存储器接口134
4.2.1 总线接口信号134
4.2.2 总线周期类型134
4.2.3 寻址信号138
4.2.4 时序图约定139
4.2.5 地址时序139
4.2.6 数据定时信号141
4.2.7 延长访问时间147
4.2.8 特权模式访问147
4.2.9 上电后的复位序列148
4.3 协处理器接口149
4.3.1 协处理器简介149
4.3.2 流水线跟随信号150
4.3.3 协处理器接口握手151
4.3.4 连接协处理器154
4.3.5 未使用外部协处理器155
4.3.6 未定义指令155
4.3.7 特权指令156
4.4 调试接口156
4.4.1 调试接口简介156
4.4.2 调试系统157
4.4.3 调试接口信号158
4.4.4 ARM7TDMI核时钟域160
4.4.5 确定内核和系统的状态161
4.4.6 嵌入式ICERT逻辑简介161
4.4.7 禁止嵌入式ICERT162
4.4.8 调试通信通道162
4.4.9 监控模式164
4.5 指令周期时序165
4.5.1 指令周期时序表简介165
4.5.2 分支类指令165
4.5.3 数据操作167
4.5.4 乘法和乘加168
4.5.5 加载/存储寄存器169
4.5.6 加载/存储多个寄存器170
4.5.7 数据交换172
4.5.8 软件中断和异常进入172
4.5.9 协处理器相关操作173
4.5.10 未定义指令和协处理器不存在176
4.5.11 未执行指令177
4.5.12 指令速度一览177
4.6 时序 图178
4.7 深层次调试184
4.7.1 扫描链和JTAG接口184
4.7.2 复位TAP控制器186
4.7.3 上拉电阻186
4.7.4 指令寄存器186
4.7.5 公共指令186
4.7.6 测试数据寄存器189
4.7.7 ARM7TDMI核时钟193
4.7.8 在调试状态判定内核和系统状态194
4.7.9 调试状态中程序计数器的行为197
4.7.10 优先级和异常199
4.7.11 扫描链单元数据199
4.7.12 观察点寄存器201
4.7.13 编程断点204
4.7.14 编程观察点205
4.7.15 调试控制寄存器206
4.7.16 调试状态寄存器208
4.7.17 中止状态寄存器208
4.7.18 耦联断点和观察点208
4.7.19 嵌入式ICERT时序210
4.7.20 编程限制210
4.8 信号描述210
第5章 ARM926EJS处理器216
5.1 ARM9与ARM7内核比较216
52 ARM926EJS编程模型219
5.2.1 ARM926EJS简介219
5.2.2 系统控制协处理器的寄存器221
5.2.3 寄存器描述224
5.3 存储器管理单元MMU242
5.3.1 MMU简介242
5.3.2 地址变换244
5.3.3 MMU故障和CPU中止252
5.3.4 域访问控制254
5.3.5 故障检查顺序254
5.3.6 外部中止256
5.3.7 TLB结构257
5.4 Cache和写缓冲257
5.4.1 Cache258
5.4.2 写缓冲258
5.4.3 使能Cache259
5.4.4 TCM和Cache访问优先权260
5.4.5 Cache的MVA和Set/Way格式261
5.5 紧耦合存储器接口262
5.5.1 紧耦合存储器接口简介262
5.5.2 TCM接口信号263
5.5.3 TCM接口总线周期类型和时序265
5.5.4 TCM编程模型271
5.5.5 TCM接口举例272
5.5.6 TCM访问代价277
5.5.7 TCM写缓冲278
5.5.8 使用同步SRAM作为TCM存储器278
5.5.9 TCK时钟门控279
5.6 总线接口单元279
5.6.1 总线接口单元简介279
5.6.2 支持AHB传送279
5.7 非高速缓存取指284
5.7.1 使用非高速缓存代码284
5.7.2 自修改代码284
5.7.3 AHB行为285
5.8 指令存储器屏障285
5.8.1 指令存储器屏障简介285
5.8.2 IMB操作285
5.8.3 IMB序列举例286
5.9 嵌入式跟踪宏核286
5.10 电源管理287
5.10.1 动态电源管理287
5.10.2 静态电源管理288
第6章 带ARM核的嵌入式系统芯片289
6.1 ARM公司的合作模式289
6.2 Actel公司可编程器件290
6.3 ATMEL公司微控制器292
6.4 Cirrus Logic公司微处理器300
6.5 Freescale公司i.MX微处理器303
6.6 Intel公司XScale微处理器311
6.7 Philips公司微控制器315
6.8 Samsung公司微处理器322
6.9 TI公司的ARM和DSP双核微处理器330
附录A 本书相关术语336
附录B ARM和Thumb指令集速查表340
附录C ARM公司的合作伙伴351
附录D 本书配套光盘内容说明353
参考文献354
1.1 ARM简介1
1.2 ARM处理器系列2
1．2．1 ARM7系列3
1．2．2 ARM9系列4
1．2．3 ARM9E系列5
1.2.4 ARM10系列6
1.2.5 ARM11系列7
1．2．6 SecurCore SC1008
1.2.7 XScale8
1.3 ARM处理器核的分类和扩充标识8
1.3.1 处理器核的分类8
1.3.2 处理器核的扩充标识10
1.4 ARM处理器结构简介11
1.4.1 RISC体系结构11
1.4.2 ARM和Thumb状态12
1.4.3 寄存器13
1.4.4 ARM指令集概述13
1.4.5 Thumb指令集概述13
第2章 ARM体系结构15
2.1 ARM体系结构的版本和变种15
2.1.1 ARM体系结构的版本15
2.1.2 ARM体系结构的变种17
2.1.3 ARM/Thumb体系结构的版本命名18
2.2 ARM编程模型19
2.2.1 数据类型19
2.2.2 处理器模式19
2.2.3 处理器工作状态20
2.2.4 寄存器组织21
2.2.5 异常28
2.2.6 存储器和存储器映射I/O34
2.2.7 中断延迟38
2.2.8 复位38
2.3 ARM基本寻址方式38
2.3.1 寄存器寻址39
2.3.2 立即寻址39
2.3.3 寄存器移位寻址39
2.3.4 寄存器间接寻址40
2.3.5 变址寻址40
2.3.6 多寄存器寻址41
2.3.7 堆栈寻址41
2.3.8 块复制寻址41
2.3.9 相对寻址43
2.4 ARM 开发工具43
第3章 ARM指令集和汇编程序设计45
3.1 条件执行45
3.2 指令分类说明46
3.2.1 ARM存储器访问指令46
3.2.2 ARM数据处理指令59
3.2.3 ARM分支指令87
3.2.4 ARM协处理器指令90
3.2.5 杂项ARM指令93
3.2.6 ARM伪指令99
3.3 ARM汇编语言程序设计102
3.3.1 预定义变量102
3.3.2 伪指令和指示符103
3.3.3 ARM汇编程序规范106
3.3.4 ARM汇编程序设计108
3.3.5 宏定义和使用115
3.3.6 混合编程116
3.4 Thumb指令集与ARM指令集的区别123
3.5 Thumb2指令集的特点124
第4章 ARM7TDMI处理器129
4.1 概述129
4.1.1 ARM7TDMI简介129
4.1.2 体系结构130
4.1.3 框图、内核和功能图131
4.2 存储器接口134
4.2.1 总线接口信号134
4.2.2 总线周期类型134
4.2.3 寻址信号138
4.2.4 时序图约定139
4.2.5 地址时序139
4.2.6 数据定时信号141
4.2.7 延长访问时间147
4.2.8 特权模式访问147
4.2.9 上电后的复位序列148
4.3 协处理器接口149
4.3.1 协处理器简介149
4.3.2 流水线跟随信号150
4.3.3 协处理器接口握手151
4.3.4 连接协处理器154
4.3.5 未使用外部协处理器155
4.3.6 未定义指令155
4.3.7 特权指令156
4.4 调试接口156
4.4.1 调试接口简介156
4.4.2 调试系统157
4.4.3 调试接口信号158
4.4.4 ARM7TDMI核时钟域160
4.4.5 确定内核和系统的状态161
4.4.6 嵌入式ICERT逻辑简介161
4.4.7 禁止嵌入式ICERT162
4.4.8 调试通信通道162
4.4.9 监控模式164
4.5 指令周期时序165
4.5.1 指令周期时序表简介165
4.5.2 分支类指令165
4.5.3 数据操作167
4.5.4 乘法和乘加168
4.5.5 加载/存储寄存器169
4.5.6 加载/存储多个寄存器170
4.5.7 数据交换172
4.5.8 软件中断和异常进入172
4.5.9 协处理器相关操作173
4.5.10 未定义指令和协处理器不存在176
4.5.11 未执行指令177
4.5.12 指令速度一览177
4.6 时序 图178
4.7 深层次调试184
4.7.1 扫描链和JTAG接口184
4.7.2 复位TAP控制器186
4.7.3 上拉电阻186
4.7.4 指令寄存器186
4.7.5 公共指令186
4.7.6 测试数据寄存器189
4.7.7 ARM7TDMI核时钟193
4.7.8 在调试状态判定内核和系统状态194
4.7.9 调试状态中程序计数器的行为197
4.7.10 优先级和异常199
4.7.11 扫描链单元数据199
4.7.12 观察点寄存器201
4.7.13 编程断点204
4.7.14 编程观察点205
4.7.15 调试控制寄存器206
4.7.16 调试状态寄存器208
4.7.17 中止状态寄存器208
4.7.18 耦联断点和观察点208
4.7.19 嵌入式ICERT时序210
4.7.20 编程限制210
4.8 信号描述210
第5章 ARM926EJS处理器216
5.1 ARM9与ARM7内核比较216
52 ARM926EJS编程模型219
5.2.1 ARM926EJS简介219
5.2.2 系统控制协处理器的寄存器221
5.2.3 寄存器描述224
5.3 存储器管理单元MMU242
5.3.1 MMU简介242
5.3.2 地址变换244
5.3.3 MMU故障和CPU中止252
5.3.4 域访问控制254
5.3.5 故障检查顺序254
5.3.6 外部中止256
5.3.7 TLB结构257
5.4 Cache和写缓冲257
5.4.1 Cache258
5.4.2 写缓冲258
5.4.3 使能Cache259
5.4.4 TCM和Cache访问优先权260
5.4.5 Cache的MVA和Set/Way格式261
5.5 紧耦合存储器接口262
5.5.1 紧耦合存储器接口简介262
5.5.2 TCM接口信号263
5.5.3 TCM接口总线周期类型和时序265
5.5.4 TCM编程模型271
5.5.5 TCM接口举例272
5.5.6 TCM访问代价277
5.5.7 TCM写缓冲278
5.5.8 使用同步SRAM作为TCM存储器278
5.5.9 TCK时钟门控279
5.6 总线接口单元279
5.6.1 总线接口单元简介279
5.6.2 支持AHB传送279
5.7 非高速缓存取指284
5.7.1 使用非高速缓存代码284
5.7.2 自修改代码284
5.7.3 AHB行为285
5.8 指令存储器屏障285
5.8.1 指令存储器屏障简介285
5.8.2 IMB操作285
5.8.3 IMB序列举例286
5.9 嵌入式跟踪宏核286
5.10 电源管理287
5.10.1 动态电源管理287
5.10.2 静态电源管理288
第6章 带ARM核的嵌入式系统芯片289
6.1 ARM公司的合作模式289
6.2 Actel公司可编程器件290
6.3 ATMEL公司微控制器292
6.4 Cirrus Logic公司微处理器300
6.5 Freescale公司i.MX微处理器303
6.6 Intel公司XScale微处理器311
6.7 Philips公司微控制器315
6.8 Samsung公司微处理器322
6.9 TI公司的ARM和DSP双核微处理器330
附录A 本书相关术语336
附录B ARM和Thumb指令集速查表340
附录C ARM公司的合作伙伴351
附录D 本书配套光盘内容说明353
参考文献354
猜您喜欢
