书籍详情
H8S/2655系列16位单片机
作者：李芙英 王卫舟
出版社：清华大学出版社
出版时间：2000-09-01
ISBN：9787302010869
定价：¥26.00
购买这本书可以去
内容简介
本书详细介绍了H8S/2655系列16位单片微型计算机的硬件结构，指令系统及汇编、各种功能模块的特性及Starter Kit练习器等内容。并附有模块应用实例。本书可作为大专院校有专业的本科生和研究生学习16位单片机的教材，也可以作为从事微机应用，特别是通信、控制和智能仪器等领域的工程技术人员的参考书。
作者简介
暂缺《H8S/2655系列16位单片机》作者简介
目录
第1章 日立16位单片机
1.1 日立16位单片机概况
1.2 H8S/2655系列单片机概述
1.2.1 概述
1.2.2 管脚定义
1.2.3 框图
第2章 CPU和指令系统
2.1 寄存器结构
2.1.1 CPU的寄存器
2.1.2 通用寄存器
2.1.3 控制寄存器
2.1.4 寄存器初始值
2.2 数据格式
2.2.1 通用寄存器数据格式
2.2.2 存储器数据格式
2.3 CPU运行格式
2.3.1 CPU运行模式概述
2.3.2 MCU运行模式
2.3.3 模式控制寄存器（MDCR）
2.3.4 系统控制寄存器（SYSCR）
2.3.5 运行模式描述
2.3.6 每种运行模式下的引脚功能
2.3.7 每种运行方式下的存储器映像
2.4 寻址方式和有效地址计算
2.4.1 指令系统中使用符号
2.4.2 寻址方式与有效地址计算
2.5 H8S/2655系列单片机指令系统
2.5.1 指令系统概述
2.5.2 基本指令格式
2.5.3 指令功能分类列表
2.5.4 指令表
第3章 H8S/2655系列交叉汇编与程序设计
3.1 概述
3.2 程序元素
3.2.1 源语句格式
3.2.2 常数
3.2.3 表达式
3.3 编程基本构件
3.3.1 段
3.3.2 外部引用和外部定义
3.4 汇编指令
3.4.1 汇编指令类型
3.4.2 CPU类型指令
3.4.3 段和定位指令
3.4.4 符号处理指令
3.4.5 数据块定义指令
3.4.6 外部引用和外部定义指令
3.4.7 目标模块指令
3.4.8 汇编列表文件指令
3.4.9 其他指令
3.4.10 文件包含指令
3.5 宏汇编指令
3.5.1 宏汇编定义和宏调用
3.5.2 宏汇编指令
第4章 处理状态
4.1 概述
4.2 复位状态
4.3 异常处理状态
4.3.1 概述
4.3.2 复位异常处理
4.3.3 跟踪异常处理
4.3.4 中断
4.3.5 陷阶指令
4.3.6 中断和陷阱异常处理后的堆栈情况
4.3.7 使用堆栈的注意事项
第5章 中断与中断控制器
5.1 概述
5.1.1 中断控制器功能简介
5.1.2 框图
5.1.3 管脚设置
5.1.4 寄存器设置
5.2 寄存器说明
5.2.1 系统控制寄存器（SYSCR）
5.2.2 中断控制寄存器A～C（ICRA～ICRC）
5.2.3 中断优先级寄存器A～K（IPRA～IPRK）
5.2.4 IRQ中断使能寄存器（IER）
5.2.5 IRQ检测控制寄存器ISCRH和ISCRL
5.2.6 IRQ状态寄存器（ISR）
5.3 中断源
5.3.1 外部中断
5.3.2 内部中断
5.3.3 中断异常处理向量表
5.4 中断操作
5.4.1 中断控制模式和中断操作
5.4.2 中断控制模式0
5.4.3 中断控制模式1
5.4.4 中断控制模式2
5.4.5 中断控制模式3
5.4.6 中断异常处理时序
5.4.7 中断响应时间
5.5 使用说明
5.5.1 产生中断和禁止中断之间的竞争
5.5.2 禁止中断的指令
5.5.3 禁止中断的情况
5.5.4 在EEPMOV指令执行过程中的中断
5.6 中断触发的DTC和DMAC
5.7 中断举例
第6章 总线控制器
6.1 概述
6.2 寄存器
6.2.1 总线宽度控制寄存器（ABWCR）
6.2.2 访问状态控制寄存器（ASTCR）
6.2.3 等待控制寄存器（WCRH，WCRL）
6.2.4 总线控制寄存器H（BCRH）
6.2.5 总线控制寄存器L（BCRL）
6.2.6 存储器控制寄存器（MCR）
6.2.7 DRAM控制寄存器（DRAMCR）
6.2.8 刷新定时器/计数器（RTCNT）
6.2.9 刷新时间常数寄存器（RTCOR）
6.3 总线控制概述
6.4 接口说明
6.4.1 基本总线接口
6.4.2 DRAM接口
6.4.3 PSRAM接因
6.4.4 猝发ROM接口
6.5 总线释放
6.6 总线仲裁
第7章 DMA控制器
7.1 概述
7.2 寄存器
7.2.1 存储器地址寄存器（MARA和MARB）
7.2.2 I/O地址寄存器（IOARA，IOARB）
7.2.3 传送计数寄存器（ETCRA，ETCRB）
7.2.4 DMA控制寄存器（DMACRA，DMACRB）
7.2.5 DMA波段控制寄存器（DMABCR）
7.2.6 DMA写允许寄存器（DMAWER）
7.2.7 DMA结束控制寄存器（DMATCR）
7.2.8 模块中止控制寄存器（MSTPCR）
7.3 操作
7.3.1 顺序模式
7.3.2 空闲模式
7.3.3 循环模式
7.3.4 单地址模式
7.3.5 普通模式
7.3.6 块传送模式
7.3.7 DMAC激活源
7.4 中断
第8章 数据传送控制器
8.1 概述
8.2 寄存器
8.2.1 DTC模式寄存器A（MRA）
8.2.2 DTC模式寄存器B（MRB）
8.2.3 DTC源地址寄存器（SAR）
8.2.4 DTC目标地址寄存器（DAR）
8.2.5 DTC传送计数寄存器A（CRA）
8.2.6 DTC传送计数寄存器B（CRB）
8.2.7 DTC允许寄存器（DTCER）
8.2.8 DTC向量寄存器（DTVECR）
8.2.9 模块中止控制寄存器（MSTPCR）
8.3 操作
8.3.1 概述
8.3.2 DTC使用过程
8.4 中断
第9章 I/O口
9.1 概述
9.2 寄存器
9.3 I/O口应用举例
第10章 8位定时器
10.1 概述
10.1.1 特性
10.1.2 方框图
10.1.3 寄存器配置
10.2 寄存器简介
10.2.1 定时器计数器0和1（TCNTO，TCNT1）
10.2.2 时间常数寄存器A0、A1、B0、B1（TCORA0，TCORA1，TCORB0，TCORB1）
10.2.3 时间控制寄存器0和1（TCR0，TCR1）
10.2.4 定时器控制/状态寄存器0和1（TCSR0，TCSR1）
10.2.5 模块终止控制寄存器（MSTPCR）
10.3 运行
10.3.1 TCNT增量计数时序
10.3.2 比较匹配事件时序
10.3.3 溢出标志位（OVF）置位的时序
10.3.4 串联运行
10.4 中断源
10.5 应用举例
10.6 使用注意事项
第11章 16位定时器脉冲单元（TPU）
11.1 概述
11.1.1 特点
11.1.2 框图
11.1.3 寄存器的配置
11.2 寄存器描述
11.2.1 定时器控制寄存器（TCR）
11.2.2 定时器模式寄存器（TMDR）
11.2.3 定时器计数器（TCNT）
11.2.4 定时器通用寄存器（TGR）
11.2.5 定时器I/O控制寄存器（TIOR）
11.2.6 定时器中断使能寄存器（TIER）
11.2.7 定时器状态寄存器（TSR）
11.2.8 定时器启动寄存器（TSTR）
11.2.9 定时器同步寄存器（TSYR）
11.2.10 模块中止控制寄存器（MSTPCR）
11.3 总线控制接口
11.3.1 16位寄存器存取操作
11.3.2 8位寄存器存取操作
11.4 操作
11.4.1 概述
11.4.2 基本功能
11.4.3 同步操作
11.4.4 缓冲操作
11.4.5 层叠操作
11.4.6 PWM模式
11.4.7 相计数模式
11.5 中断
11.5.1 中断源和优先权
11.5.2 激活DTC/DMAC和A/D转换器
第12章 可编程脉冲发生器（PPG）
12.1 概述
12.1.1 特性
12.1.2 方框图
12.1.3 寄存器
12.2 寄存器说明
12.2.1 下一个数据允许高位寄存器和低位寄存器（NDERH和NDERL）
12.2.2 输出数据寄存器高位和低位（PODRH，PODRL）
12.2.3 下一个数据高位寄存器和低位寄存器（NDRH，NDRL）
12.2.4 NDR地址说明
12.2.5 PPG输出控制寄存器（PCR）
12.2.6 PPG输出模式寄存器（PMR）
12.2.7 端口1、端口2数据方向寄存器（P1DDR、P2DDR）
12.2.8 模块终止控制寄存器（MSTPCR）
12.3 运行
12.3.1 概述
12.3.2 普通脉冲输出
12.3.3 无重叠式脉冲输出
12.3.4 反相脉冲输出
12.3.5 由输入捕获信号触发的脉冲输出
12.4 使用注意事项
12.4.1 脉冲输出引脚的功能
12.4.2 无重叠式输出的注意事项
第13章 监视定时器
13.1 概述
13.1.1 特点
13.1.2 方框图
13.1.3 寄存器的配置
13.2 寄存器说明
13.2.1 定时器控制/状态寄存器（TCSR）
13.2.2 定时计数器TCNT
13.2.3 复位控制/状态寄存器（RSTCSR）
13.2.4 寄存器地址说明
13.3 运行
13.3.1 监视定时器模式运行
13.3.2 内部定时器模式运行
13.4 使用注者事项
13.4.1 定时计数器（TCNT）写操作和计数之间的竞争
13.4 2 改变CKS2～CKS0的值
13.4.3 监规定时器模式与内部定时器模式间切换
13.4.4 WDTDVF信号使系统复位
13.4.5 监视定时器模式下的内部复位
第14章 串行通槽接口（SCI）
14.1 概述
14.2 寄存器
14.2.1 接收移位寄存器（RSR）
14.2.2 接收数据寄存器（RDR）
14.2.3 发送移位寄存器（TSR）
14.2.4 发送数据寄存器（TDR）
14.2.5 串行方式寄存器（SMR）
14.2.6 串行控制寄存器（SCR）
14.2.7 单行状态寄存器（SSR）
14.2.8 位传输率寄存器（BRR）
14.2.9 智能卡方式寄存器（SCMR）
14.2.10 模块停止控制寄存器（MSTPCR）
14.3 操作
14.3.1 异步方式
14.3.2 多处理器通信方式
14.3.3 时钟同步方式下的操作
14.4 SCI中断
第15章 智能卡接口
15.1 概述
15.2 寄存器
15.2.1 智能卡方式寄存器（SCMR）
15.2.2 串行状态寄存器（SSR）
15.3 操作
15.3.1 数据格式
15.3.2 时钟
15.3.3 数据传输操作
第16章 A/D和D/A转换
16.1 概述
16.2 寄存器
16.2.1 A/D数据寄存器A～H（ADDRA～ADDRH）
16.2.2 A/D控制/状态寄存器（ADCSR）
16.2.3 A/D控制寄存器（ADCR）
16.2.4 D/A数据寄存器0和1（DADR0，DADR1）
16.2.5 D/A控制寄存器（DACR）
16.2.6 模块停止控制寄存器（MSTPCR）
16.3 A/D操作
16.3.1 单通道方式
16.3.2 多通道方式
16.3.3 单通道扫描方式
16.3.4 多通道扫描方式
16.3.5 缓冲器操作
16.3.6 同时采样操作
16.3.7 A/D转换时序
16.3.8 中断
16.4 D/A转换
第17章 时钟脉冲发生器和掉电模式
17.1 时钟脉冲发生器
17.1.1 框图
17.1.2 寄存器描述
17.1.3 振荡器
17.2 掉电模式
17.2.1 操作模式
17.2.2 寄存器配置
17.3 寄存器说明
17.3.1 备用控制寄存器（SBYCR）
17.3.2 系统时钟控制寄存器（SCKCR）
17.3.3 模块停止控制寄存器（MSTPCR）
17.4 中速模式
17.5 睡眠模式
17.6 模块停止模式
17.6.1 模块停止模式
17.6.2 使用注意事项
17.7 软件备用模式
17.7.1 软件备用模式
17.7.2 清除软件备用模式
17.7.3 设定清除软件备用模式后的振荡器稳定时间
17.7.4 软件备用模式应用举例
17.7.5 使用注意事项
17.8 硬件备用模式
17.8.1 硬件备用模式
17.8.2 硬件备用模式时序
17.9 禁止时钟?输出功能
第18章 开发系统和实验
18.1 E6000仿真系统
18.2 Starter Kit练习器
18.2.1 概述
18.2.2 硬件结构
18.2.3 监控命令
18.3 Starter Kit实验安排
实验一 H8S调试程序的使用
实验二 软件编程
实验三 I/O端口和8位定时器的使用
实验四 使用TPU和PPG控制步进电机
实验五 A/D和D/A转换
实验六 串行通信实验
附录1 指令表
1. 数据传送指令
2. 算术运算指令
3. 逻辑运算指令
4. 移位指令
5. 位操作指令
6. 转移指令
7. 系统控制指令
8. 数据块传送指令
附录2 在各种运行模式下存储器地址映像表
附录3 异常向量表
附录4 中断向量表
附录5 内部I/O寄存器
1.1 日立16位单片机概况
1.2 H8S/2655系列单片机概述
1.2.1 概述
1.2.2 管脚定义
1.2.3 框图
第2章 CPU和指令系统
2.1 寄存器结构
2.1.1 CPU的寄存器
2.1.2 通用寄存器
2.1.3 控制寄存器
2.1.4 寄存器初始值
2.2 数据格式
2.2.1 通用寄存器数据格式
2.2.2 存储器数据格式
2.3 CPU运行格式
2.3.1 CPU运行模式概述
2.3.2 MCU运行模式
2.3.3 模式控制寄存器（MDCR）
2.3.4 系统控制寄存器（SYSCR）
2.3.5 运行模式描述
2.3.6 每种运行模式下的引脚功能
2.3.7 每种运行方式下的存储器映像
2.4 寻址方式和有效地址计算
2.4.1 指令系统中使用符号
2.4.2 寻址方式与有效地址计算
2.5 H8S/2655系列单片机指令系统
2.5.1 指令系统概述
2.5.2 基本指令格式
2.5.3 指令功能分类列表
2.5.4 指令表
第3章 H8S/2655系列交叉汇编与程序设计
3.1 概述
3.2 程序元素
3.2.1 源语句格式
3.2.2 常数
3.2.3 表达式
3.3 编程基本构件
3.3.1 段
3.3.2 外部引用和外部定义
3.4 汇编指令
3.4.1 汇编指令类型
3.4.2 CPU类型指令
3.4.3 段和定位指令
3.4.4 符号处理指令
3.4.5 数据块定义指令
3.4.6 外部引用和外部定义指令
3.4.7 目标模块指令
3.4.8 汇编列表文件指令
3.4.9 其他指令
3.4.10 文件包含指令
3.5 宏汇编指令
3.5.1 宏汇编定义和宏调用
3.5.2 宏汇编指令
第4章 处理状态
4.1 概述
4.2 复位状态
4.3 异常处理状态
4.3.1 概述
4.3.2 复位异常处理
4.3.3 跟踪异常处理
4.3.4 中断
4.3.5 陷阶指令
4.3.6 中断和陷阱异常处理后的堆栈情况
4.3.7 使用堆栈的注意事项
第5章 中断与中断控制器
5.1 概述
5.1.1 中断控制器功能简介
5.1.2 框图
5.1.3 管脚设置
5.1.4 寄存器设置
5.2 寄存器说明
5.2.1 系统控制寄存器（SYSCR）
5.2.2 中断控制寄存器A～C（ICRA～ICRC）
5.2.3 中断优先级寄存器A～K（IPRA～IPRK）
5.2.4 IRQ中断使能寄存器（IER）
5.2.5 IRQ检测控制寄存器ISCRH和ISCRL
5.2.6 IRQ状态寄存器（ISR）
5.3 中断源
5.3.1 外部中断
5.3.2 内部中断
5.3.3 中断异常处理向量表
5.4 中断操作
5.4.1 中断控制模式和中断操作
5.4.2 中断控制模式0
5.4.3 中断控制模式1
5.4.4 中断控制模式2
5.4.5 中断控制模式3
5.4.6 中断异常处理时序
5.4.7 中断响应时间
5.5 使用说明
5.5.1 产生中断和禁止中断之间的竞争
5.5.2 禁止中断的指令
5.5.3 禁止中断的情况
5.5.4 在EEPMOV指令执行过程中的中断
5.6 中断触发的DTC和DMAC
5.7 中断举例
第6章 总线控制器
6.1 概述
6.2 寄存器
6.2.1 总线宽度控制寄存器（ABWCR）
6.2.2 访问状态控制寄存器（ASTCR）
6.2.3 等待控制寄存器（WCRH，WCRL）
6.2.4 总线控制寄存器H（BCRH）
6.2.5 总线控制寄存器L（BCRL）
6.2.6 存储器控制寄存器（MCR）
6.2.7 DRAM控制寄存器（DRAMCR）
6.2.8 刷新定时器/计数器（RTCNT）
6.2.9 刷新时间常数寄存器（RTCOR）
6.3 总线控制概述
6.4 接口说明
6.4.1 基本总线接口
6.4.2 DRAM接口
6.4.3 PSRAM接因
6.4.4 猝发ROM接口
6.5 总线释放
6.6 总线仲裁
第7章 DMA控制器
7.1 概述
7.2 寄存器
7.2.1 存储器地址寄存器（MARA和MARB）
7.2.2 I/O地址寄存器（IOARA，IOARB）
7.2.3 传送计数寄存器（ETCRA，ETCRB）
7.2.4 DMA控制寄存器（DMACRA，DMACRB）
7.2.5 DMA波段控制寄存器（DMABCR）
7.2.6 DMA写允许寄存器（DMAWER）
7.2.7 DMA结束控制寄存器（DMATCR）
7.2.8 模块中止控制寄存器（MSTPCR）
7.3 操作
7.3.1 顺序模式
7.3.2 空闲模式
7.3.3 循环模式
7.3.4 单地址模式
7.3.5 普通模式
7.3.6 块传送模式
7.3.7 DMAC激活源
7.4 中断
第8章 数据传送控制器
8.1 概述
8.2 寄存器
8.2.1 DTC模式寄存器A（MRA）
8.2.2 DTC模式寄存器B（MRB）
8.2.3 DTC源地址寄存器（SAR）
8.2.4 DTC目标地址寄存器（DAR）
8.2.5 DTC传送计数寄存器A（CRA）
8.2.6 DTC传送计数寄存器B（CRB）
8.2.7 DTC允许寄存器（DTCER）
8.2.8 DTC向量寄存器（DTVECR）
8.2.9 模块中止控制寄存器（MSTPCR）
8.3 操作
8.3.1 概述
8.3.2 DTC使用过程
8.4 中断
第9章 I/O口
9.1 概述
9.2 寄存器
9.3 I/O口应用举例
第10章 8位定时器
10.1 概述
10.1.1 特性
10.1.2 方框图
10.1.3 寄存器配置
10.2 寄存器简介
10.2.1 定时器计数器0和1（TCNTO，TCNT1）
10.2.2 时间常数寄存器A0、A1、B0、B1（TCORA0，TCORA1，TCORB0，TCORB1）
10.2.3 时间控制寄存器0和1（TCR0，TCR1）
10.2.4 定时器控制/状态寄存器0和1（TCSR0，TCSR1）
10.2.5 模块终止控制寄存器（MSTPCR）
10.3 运行
10.3.1 TCNT增量计数时序
10.3.2 比较匹配事件时序
10.3.3 溢出标志位（OVF）置位的时序
10.3.4 串联运行
10.4 中断源
10.5 应用举例
10.6 使用注意事项
第11章 16位定时器脉冲单元（TPU）
11.1 概述
11.1.1 特点
11.1.2 框图
11.1.3 寄存器的配置
11.2 寄存器描述
11.2.1 定时器控制寄存器（TCR）
11.2.2 定时器模式寄存器（TMDR）
11.2.3 定时器计数器（TCNT）
11.2.4 定时器通用寄存器（TGR）
11.2.5 定时器I/O控制寄存器（TIOR）
11.2.6 定时器中断使能寄存器（TIER）
11.2.7 定时器状态寄存器（TSR）
11.2.8 定时器启动寄存器（TSTR）
11.2.9 定时器同步寄存器（TSYR）
11.2.10 模块中止控制寄存器（MSTPCR）
11.3 总线控制接口
11.3.1 16位寄存器存取操作
11.3.2 8位寄存器存取操作
11.4 操作
11.4.1 概述
11.4.2 基本功能
11.4.3 同步操作
11.4.4 缓冲操作
11.4.5 层叠操作
11.4.6 PWM模式
11.4.7 相计数模式
11.5 中断
11.5.1 中断源和优先权
11.5.2 激活DTC/DMAC和A/D转换器
第12章 可编程脉冲发生器（PPG）
12.1 概述
12.1.1 特性
12.1.2 方框图
12.1.3 寄存器
12.2 寄存器说明
12.2.1 下一个数据允许高位寄存器和低位寄存器（NDERH和NDERL）
12.2.2 输出数据寄存器高位和低位（PODRH，PODRL）
12.2.3 下一个数据高位寄存器和低位寄存器（NDRH，NDRL）
12.2.4 NDR地址说明
12.2.5 PPG输出控制寄存器（PCR）
12.2.6 PPG输出模式寄存器（PMR）
12.2.7 端口1、端口2数据方向寄存器（P1DDR、P2DDR）
12.2.8 模块终止控制寄存器（MSTPCR）
12.3 运行
12.3.1 概述
12.3.2 普通脉冲输出
12.3.3 无重叠式脉冲输出
12.3.4 反相脉冲输出
12.3.5 由输入捕获信号触发的脉冲输出
12.4 使用注意事项
12.4.1 脉冲输出引脚的功能
12.4.2 无重叠式输出的注意事项
第13章 监视定时器
13.1 概述
13.1.1 特点
13.1.2 方框图
13.1.3 寄存器的配置
13.2 寄存器说明
13.2.1 定时器控制/状态寄存器（TCSR）
13.2.2 定时计数器TCNT
13.2.3 复位控制/状态寄存器（RSTCSR）
13.2.4 寄存器地址说明
13.3 运行
13.3.1 监视定时器模式运行
13.3.2 内部定时器模式运行
13.4 使用注者事项
13.4.1 定时计数器（TCNT）写操作和计数之间的竞争
13.4 2 改变CKS2～CKS0的值
13.4.3 监规定时器模式与内部定时器模式间切换
13.4.4 WDTDVF信号使系统复位
13.4.5 监视定时器模式下的内部复位
第14章 串行通槽接口（SCI）
14.1 概述
14.2 寄存器
14.2.1 接收移位寄存器（RSR）
14.2.2 接收数据寄存器（RDR）
14.2.3 发送移位寄存器（TSR）
14.2.4 发送数据寄存器（TDR）
14.2.5 串行方式寄存器（SMR）
14.2.6 串行控制寄存器（SCR）
14.2.7 单行状态寄存器（SSR）
14.2.8 位传输率寄存器（BRR）
14.2.9 智能卡方式寄存器（SCMR）
14.2.10 模块停止控制寄存器（MSTPCR）
14.3 操作
14.3.1 异步方式
14.3.2 多处理器通信方式
14.3.3 时钟同步方式下的操作
14.4 SCI中断
第15章 智能卡接口
15.1 概述
15.2 寄存器
15.2.1 智能卡方式寄存器（SCMR）
15.2.2 串行状态寄存器（SSR）
15.3 操作
15.3.1 数据格式
15.3.2 时钟
15.3.3 数据传输操作
第16章 A/D和D/A转换
16.1 概述
16.2 寄存器
16.2.1 A/D数据寄存器A～H（ADDRA～ADDRH）
16.2.2 A/D控制/状态寄存器（ADCSR）
16.2.3 A/D控制寄存器（ADCR）
16.2.4 D/A数据寄存器0和1（DADR0，DADR1）
16.2.5 D/A控制寄存器（DACR）
16.2.6 模块停止控制寄存器（MSTPCR）
16.3 A/D操作
16.3.1 单通道方式
16.3.2 多通道方式
16.3.3 单通道扫描方式
16.3.4 多通道扫描方式
16.3.5 缓冲器操作
16.3.6 同时采样操作
16.3.7 A/D转换时序
16.3.8 中断
16.4 D/A转换
第17章 时钟脉冲发生器和掉电模式
17.1 时钟脉冲发生器
17.1.1 框图
17.1.2 寄存器描述
17.1.3 振荡器
17.2 掉电模式
17.2.1 操作模式
17.2.2 寄存器配置
17.3 寄存器说明
17.3.1 备用控制寄存器（SBYCR）
17.3.2 系统时钟控制寄存器（SCKCR）
17.3.3 模块停止控制寄存器（MSTPCR）
17.4 中速模式
17.5 睡眠模式
17.6 模块停止模式
17.6.1 模块停止模式
17.6.2 使用注意事项
17.7 软件备用模式
17.7.1 软件备用模式
17.7.2 清除软件备用模式
17.7.3 设定清除软件备用模式后的振荡器稳定时间
17.7.4 软件备用模式应用举例
17.7.5 使用注意事项
17.8 硬件备用模式
17.8.1 硬件备用模式
17.8.2 硬件备用模式时序
17.9 禁止时钟?输出功能
第18章 开发系统和实验
18.1 E6000仿真系统
18.2 Starter Kit练习器
18.2.1 概述
18.2.2 硬件结构
18.2.3 监控命令
18.3 Starter Kit实验安排
实验一 H8S调试程序的使用
实验二 软件编程
实验三 I/O端口和8位定时器的使用
实验四 使用TPU和PPG控制步进电机
实验五 A/D和D/A转换
实验六 串行通信实验
附录1 指令表
1. 数据传送指令
2. 算术运算指令
3. 逻辑运算指令
4. 移位指令
5. 位操作指令
6. 转移指令
7. 系统控制指令
8. 数据块传送指令
附录2 在各种运行模式下存储器地址映像表
附录3 异常向量表
附录4 中断向量表
附录5 内部I/O寄存器
猜您喜欢
