书籍详情
TMS320LF/LC24系列DSP的CPU与外设
作者：徐科军 等编译；徐科军译
出版社：清华大学出版社
出版时间：2004-04-01
ISBN：9787302080008
定价：¥36.00
购买这本书可以去
内容简介
C2000系列DSP是TI公司TMS320 DSP的三大系列之一，它既具有一般DSP芯片的高速运算和信号处理能力，又和单片机一样在片内集成了丰富的外设，所以，特别适用于数字控制系统。TMS320LF/LC24系列DSP是目前C2000系列中应用最为广泛的DSP芯片。本书以TMS320LF2407A为代表，介绍其中央处理单元（CPU）和片内外围设备。全书共分10章，具体内容包括：CPU内核结构，存储器及I/O空间，事件管理器（EV），模/数转换器（ADC），串行外设接口（SPI），串行通信接口（SCI），CAN控制器模块和看门狗（WD）定时器。本书可供从事自动控制、电气工程、计算机应用和仪器仪表等专业的科研和工程技术人员参考，也可以作为相关专业本科生和研究生选修课的参考书。
作者简介
暂缺《TMS320LF/LC24系列DSP的CPU与外设》作者简介
目录
第一部分 中央处理单元(CPU)
第1章 概述
1.1 TMS320系列DSP概述
1.2 TMS320C240xA系列DSP控制器
1.3 外设概述
1.4 240xA器件的新特点
1.5 240xA要点
第2章 CPU内核结构
2.1 一般结构和组成
2.1.1 C24x的一般结构和组成
2.1.2 240xA的一般结构和组成
2.2 总线结构
2.3 中央处理单元(CPU)的组成及功能
2.3.1 输入定标移位器
2.3.2 乘法单元
2.3.3 中央算术逻辑部分
2.3.4 辅助寄存器算术单元(ARAU)
2.3.5 状态寄存器STO和ST1
2.4 时钟及低功耗模式
2.4.1 相关引脚
2.4.2 PLL时钟模块
2.4.3 看门狗定时器时钟
2.4.4 低功耗模式
2.5 程序控制
2.5.1 程序地址的产生
2.5.2 流水线操作
2.5.3 转移.调用和返回
2.5.4 条件转移.调用和返回
2.5.5 重复单条指令
2.6 系统配置和中断
2.6.1 系统配置寄存器
2.6.2 中断优先级和中断向量表
2.6.3 外设中断扩展控制器(PIE)
2.6.4 中断向量
2.6.5 中断响应的流程
2.6.6 中断响应的延时
2.6.7 CPU中断寄存器
2.6.8 外设中断寄存器
2.6.9 复位
2.6.10 无效地址检测
2.6.11 外部中断控制寄存器
第3章 存储器
3.1 片内存储器
3.1.1 片内RAM
3.1.2 工厂掩膜型片内ROM存储器
3.1.3 片内闪速存储器(Flash)
3.2 存储器及I/O空间
3.2.1 程序存储器
3.2.2 数据存储器
3.2.3 I/O空间
3.2.4 XMIF限定器信号说明
3.2.5 等待状态发生器
第二部分 片内外围设备
第4章 事件管理器(EV)
4.1 EV模块概述
4.1.1 C240DSP的EV模块和240xADSP的EV模块之间的差异
4.1.2 EV模块的引脚
4.1.3 功率驱动保护中断
4.1.4 EV寄存器
4.1.5 EV中断
4.2 EV寄存器地址
4.3 通用定时器
4.3.1 通用定时器计数操作
4.3.2 通用定时器比较操作
4.3.3 定时器控制寄存器
4.3.4 通用定时器的PWM输出
4.3.5 通用定时器复位
4.4 比较单元
4.4.1 比较单元寄存器
4.4.2 比较单元的中断
4.4.3 比较单位的复位
4.5 PWM电路
4.5.1 事件管理器的PWM发生器的特征
4.5.2 可编程的死区单元
4.5.3 输出逻辑
4.6 PWM波形的产生
4.6.1 用事件管理器产生PWM输出
4.6.2 PWM产生的寄存器设置
4.6.3 非对称和对称PWM的产生
4.7 空间矢量PWM
4.7.1 三相功率逆变器
4.7.2 用EV模块产生空间矢量PWM波形
4.8 捕获单元
4.8.1 捕获单元的特征
4.8.2 捕获单元的操作
4.8.3 捕获单元的寄存器
4.8.4 捕获单元FIFO堆栈
4.8.5 捕获中断
4.9 QEP电路
4.9.1 正交编码器脉冲引脚
4.9.2 正交编码器脉冲电路时间基准
4.9.3 正交编码器脉冲电路的解码
4.9.4 正交编码器脉冲电路的计数
4.9.5 正交编码器脉冲电路的寄存器没置
4.10 EV中断
4.10.1 EV中断请求和服务
4.10.2 EV中断标志寄存器
第5章 数字输入/输出(I/O)
5.1 数字FO 口寄存器
5.2 240xA中GPIO的差别
5.3 I/O复用控制寄存器
5.3.1 I/O复用控制寄存器A
5.3.2 I/O复用输出控制寄存器B
5.3.3 I/0复用输出控制寄存器C(MCRC)
5.4 数据和方向控制寄存器
第6章 模/数转换器(ADC)
6.1 特点
6.2 ADC概述
6.2.1 自动排序器的工作原理
6.2.2 非中断自动排序模式
6.2.3 排序器的启动/停止模式
6.2.4 输入触发信号
6.2.5 在排序转换中的中断操作
6.3 ADC时钟预定标
6.4 校准
6.5 寄存器概述
6.5.1 ADC控制寄存器1(ADCTRL1)
6.5.2 ADC控制寄存器2(ADCTRL2)
6.5.3 最大转换通道寄存器(MAXCONV)
6.5.4 自动排序状态寄存器(AUTO_SEQ_SR)
6.5.5 ADC输入通道选择排序控制寄存器(CHSELSEQn)
6.5.6 ADC转换结果缓冲寄存器(RESULTn)
6.6 ADC转换时钟周期
第7章 串行外设接口(SPI)
7.1 概述
7.1.1 C240串行外设接口与LF/LC240xA串行外设接口的区别
7.1.2 SPI物理描述
7.1.3 串行外设接口控制寄存器
7.2 SPI操作
7.2.1 操作介绍
7.2.2 串行外设接口模块的主和从操作方式
7.2.3 串行外设接口的中断
7.2.4 数据格式
7.2.5 波特率和时钟设计
7.2.6 复位时的初始化
7.2.7 数据传送示例
7.3 SPI控制寄存器
7.3.1 串行外设接口配置控制寄存器(SPICCR)
7.3.2 串行外设接口操作控制寄存器(SPICTL)
7.3.3 串行外设接口状态寄存器(SPISTS)
7.3.4 串行外设接口波特率寄存器(SPIBRR)
7.3.5 串行外设接口仿真缓冲寄存器(SPIRXEMU)
7.3.6 串行外设接口串行接收缓冲寄存器(SPIRXBUF)
7.3.7 串行外设接口串行传送缓冲寄存器(SPITXBUF)
7.3.8 串行外设接口串行数据寄存器(SPIDAT)
7.3.9 串行外设接口优先级控制寄存器(SPIPRI)
7.4 SPI样例波形
第8章 串行通信接口(SCI
8.1 C240与LF/LC240xA串行通信比较
8.1.1 串行通信接口的物理描述
8.1.2 SCI模块的结构
8.1.3 SCI模块的寄存器地址
8.1.4 多处理器(多机)异步通信模式
8.2 可编程的数据格式
8.3 SCI多处理器通信
8.3.1 空闲线多处理器模式
8.3.2 地址位多处理器模式
8.4 通信模式
8.4.1 通信模式中的接收器信号
8.4.2 通信模式中的发送器信号
8.5 串行通信接口的端口中断
8.6 SCI波特率计算
8.7 SCI控制寄存器
8.7.1 SCI通信控制寄存器(SCICCR)
8.7.2 SCI控制寄存器1(SCICTLI)
8.7.3 波特率选择寄存器(SCIHBAUD)和(SCILBAUD)
8.7.4 SCI控制寄存器2(SCICTL2)
8.7.5 接收器状态寄存器(SCIRXST)
8.7.6 接收器数据缓冲寄存器
8.7.7 发送数据缓冲寄存器
8.7.8 优先级控制寄存器(SCIPRI)
第9章 CAN控制器模块
9.1 CAN模块介绍
9.2 CAN网络概述
9.2.1 CAN协议概述
9.2.2 CAN控制器结构
9.2.3 存储器映射
9.3 信息对象
9.3.1 邮箱排列布置
9.3.2 信息缓冲器
9.3.3 邮箱RAM写访问
9.3.4 发送邮箱
9.3.5 接收邮箱
9.3.6 远程帧的处理
9.3.7 邮箱配置
9.3.8 接收滤波器
9.4 CAN控制寄存器
9.4.1 邮箱方向/使能寄存器(MDER)
9.4.2 发送控制寄存器
9.4.3 接收控制寄存器(RCR)
9.4.4 主控制寄存器(MCR)
9.4.5 位配置寄存器(BCRn)
9.5 状态寄存器
9.5.1 错误状态寄存器(ESR)
9.5.2 全局状态寄存器(GSR)
9.5.3 CAN错误计数寄存器(CEC)
9.6 中断逻辑控制
9.6.1 CAN中断标志寄存器(CAN_IFR)
9.6.2 CAN中断屏蔽寄存器(CAN_IMR)
9.7 配置模式
9.8 低功耗模式(PDM)
9.9 挂起模式
第10章 看门狗(WD)定时器
10.1 概述
10.2 WD操作
10.2.1 控制看门狗定时器的操作寄存器
10.2.2 看门狗定时器的时钟
10.2.3 定时器的悬挂
10.2.4 相关的操作
10.3 WD控制寄存器
10.3.1 WD计数寄存器
第1章 概述
1.1 TMS320系列DSP概述
1.2 TMS320C240xA系列DSP控制器
1.3 外设概述
1.4 240xA器件的新特点
1.5 240xA要点
第2章 CPU内核结构
2.1 一般结构和组成
2.1.1 C24x的一般结构和组成
2.1.2 240xA的一般结构和组成
2.2 总线结构
2.3 中央处理单元(CPU)的组成及功能
2.3.1 输入定标移位器
2.3.2 乘法单元
2.3.3 中央算术逻辑部分
2.3.4 辅助寄存器算术单元(ARAU)
2.3.5 状态寄存器STO和ST1
2.4 时钟及低功耗模式
2.4.1 相关引脚
2.4.2 PLL时钟模块
2.4.3 看门狗定时器时钟
2.4.4 低功耗模式
2.5 程序控制
2.5.1 程序地址的产生
2.5.2 流水线操作
2.5.3 转移.调用和返回
2.5.4 条件转移.调用和返回
2.5.5 重复单条指令
2.6 系统配置和中断
2.6.1 系统配置寄存器
2.6.2 中断优先级和中断向量表
2.6.3 外设中断扩展控制器(PIE)
2.6.4 中断向量
2.6.5 中断响应的流程
2.6.6 中断响应的延时
2.6.7 CPU中断寄存器
2.6.8 外设中断寄存器
2.6.9 复位
2.6.10 无效地址检测
2.6.11 外部中断控制寄存器
第3章 存储器
3.1 片内存储器
3.1.1 片内RAM
3.1.2 工厂掩膜型片内ROM存储器
3.1.3 片内闪速存储器(Flash)
3.2 存储器及I/O空间
3.2.1 程序存储器
3.2.2 数据存储器
3.2.3 I/O空间
3.2.4 XMIF限定器信号说明
3.2.5 等待状态发生器
第二部分 片内外围设备
第4章 事件管理器(EV)
4.1 EV模块概述
4.1.1 C240DSP的EV模块和240xADSP的EV模块之间的差异
4.1.2 EV模块的引脚
4.1.3 功率驱动保护中断
4.1.4 EV寄存器
4.1.5 EV中断
4.2 EV寄存器地址
4.3 通用定时器
4.3.1 通用定时器计数操作
4.3.2 通用定时器比较操作
4.3.3 定时器控制寄存器
4.3.4 通用定时器的PWM输出
4.3.5 通用定时器复位
4.4 比较单元
4.4.1 比较单元寄存器
4.4.2 比较单元的中断
4.4.3 比较单位的复位
4.5 PWM电路
4.5.1 事件管理器的PWM发生器的特征
4.5.2 可编程的死区单元
4.5.3 输出逻辑
4.6 PWM波形的产生
4.6.1 用事件管理器产生PWM输出
4.6.2 PWM产生的寄存器设置
4.6.3 非对称和对称PWM的产生
4.7 空间矢量PWM
4.7.1 三相功率逆变器
4.7.2 用EV模块产生空间矢量PWM波形
4.8 捕获单元
4.8.1 捕获单元的特征
4.8.2 捕获单元的操作
4.8.3 捕获单元的寄存器
4.8.4 捕获单元FIFO堆栈
4.8.5 捕获中断
4.9 QEP电路
4.9.1 正交编码器脉冲引脚
4.9.2 正交编码器脉冲电路时间基准
4.9.3 正交编码器脉冲电路的解码
4.9.4 正交编码器脉冲电路的计数
4.9.5 正交编码器脉冲电路的寄存器没置
4.10 EV中断
4.10.1 EV中断请求和服务
4.10.2 EV中断标志寄存器
第5章 数字输入/输出(I/O)
5.1 数字FO 口寄存器
5.2 240xA中GPIO的差别
5.3 I/O复用控制寄存器
5.3.1 I/O复用控制寄存器A
5.3.2 I/O复用输出控制寄存器B
5.3.3 I/0复用输出控制寄存器C(MCRC)
5.4 数据和方向控制寄存器
第6章 模/数转换器(ADC)
6.1 特点
6.2 ADC概述
6.2.1 自动排序器的工作原理
6.2.2 非中断自动排序模式
6.2.3 排序器的启动/停止模式
6.2.4 输入触发信号
6.2.5 在排序转换中的中断操作
6.3 ADC时钟预定标
6.4 校准
6.5 寄存器概述
6.5.1 ADC控制寄存器1(ADCTRL1)
6.5.2 ADC控制寄存器2(ADCTRL2)
6.5.3 最大转换通道寄存器(MAXCONV)
6.5.4 自动排序状态寄存器(AUTO_SEQ_SR)
6.5.5 ADC输入通道选择排序控制寄存器(CHSELSEQn)
6.5.6 ADC转换结果缓冲寄存器(RESULTn)
6.6 ADC转换时钟周期
第7章 串行外设接口(SPI)
7.1 概述
7.1.1 C240串行外设接口与LF/LC240xA串行外设接口的区别
7.1.2 SPI物理描述
7.1.3 串行外设接口控制寄存器
7.2 SPI操作
7.2.1 操作介绍
7.2.2 串行外设接口模块的主和从操作方式
7.2.3 串行外设接口的中断
7.2.4 数据格式
7.2.5 波特率和时钟设计
7.2.6 复位时的初始化
7.2.7 数据传送示例
7.3 SPI控制寄存器
7.3.1 串行外设接口配置控制寄存器(SPICCR)
7.3.2 串行外设接口操作控制寄存器(SPICTL)
7.3.3 串行外设接口状态寄存器(SPISTS)
7.3.4 串行外设接口波特率寄存器(SPIBRR)
7.3.5 串行外设接口仿真缓冲寄存器(SPIRXEMU)
7.3.6 串行外设接口串行接收缓冲寄存器(SPIRXBUF)
7.3.7 串行外设接口串行传送缓冲寄存器(SPITXBUF)
7.3.8 串行外设接口串行数据寄存器(SPIDAT)
7.3.9 串行外设接口优先级控制寄存器(SPIPRI)
7.4 SPI样例波形
第8章 串行通信接口(SCI
8.1 C240与LF/LC240xA串行通信比较
8.1.1 串行通信接口的物理描述
8.1.2 SCI模块的结构
8.1.3 SCI模块的寄存器地址
8.1.4 多处理器(多机)异步通信模式
8.2 可编程的数据格式
8.3 SCI多处理器通信
8.3.1 空闲线多处理器模式
8.3.2 地址位多处理器模式
8.4 通信模式
8.4.1 通信模式中的接收器信号
8.4.2 通信模式中的发送器信号
8.5 串行通信接口的端口中断
8.6 SCI波特率计算
8.7 SCI控制寄存器
8.7.1 SCI通信控制寄存器(SCICCR)
8.7.2 SCI控制寄存器1(SCICTLI)
8.7.3 波特率选择寄存器(SCIHBAUD)和(SCILBAUD)
8.7.4 SCI控制寄存器2(SCICTL2)
8.7.5 接收器状态寄存器(SCIRXST)
8.7.6 接收器数据缓冲寄存器
8.7.7 发送数据缓冲寄存器
8.7.8 优先级控制寄存器(SCIPRI)
第9章 CAN控制器模块
9.1 CAN模块介绍
9.2 CAN网络概述
9.2.1 CAN协议概述
9.2.2 CAN控制器结构
9.2.3 存储器映射
9.3 信息对象
9.3.1 邮箱排列布置
9.3.2 信息缓冲器
9.3.3 邮箱RAM写访问
9.3.4 发送邮箱
9.3.5 接收邮箱
9.3.6 远程帧的处理
9.3.7 邮箱配置
9.3.8 接收滤波器
9.4 CAN控制寄存器
9.4.1 邮箱方向/使能寄存器(MDER)
9.4.2 发送控制寄存器
9.4.3 接收控制寄存器(RCR)
9.4.4 主控制寄存器(MCR)
9.4.5 位配置寄存器(BCRn)
9.5 状态寄存器
9.5.1 错误状态寄存器(ESR)
9.5.2 全局状态寄存器(GSR)
9.5.3 CAN错误计数寄存器(CEC)
9.6 中断逻辑控制
9.6.1 CAN中断标志寄存器(CAN_IFR)
9.6.2 CAN中断屏蔽寄存器(CAN_IMR)
9.7 配置模式
9.8 低功耗模式(PDM)
9.9 挂起模式
第10章 看门狗(WD)定时器
10.1 概述
10.2 WD操作
10.2.1 控制看门狗定时器的操作寄存器
10.2.2 看门狗定时器的时钟
10.2.3 定时器的悬挂
10.2.4 相关的操作
10.3 WD控制寄存器
10.3.1 WD计数寄存器
猜您喜欢
