书籍详情
数字电路简明教程
作者：（美）汤普森（Thompson,R.D.）著；马爱文等 译
出版社：电子工业出版社
出版时间：2000-07-01
ISBN：9787505376458
定价：¥79.00
购买这本书可以去
内容简介
当今，电子技术领域发生了迅猛而巨大的变化，电子技术所涵盖的内容更加广泛。本书通过详细讲述数字电路的基本概念及其基本应用，使读者加深对数字逻辑操作的理解和基本原理的掌握。本书共13章，首先从逻辑代数基础入手，接着讲解了门电路、组合逻辑电路、触发器、时序逻辑电路、半导体存储器、可编程逻辑器件等内容。书中通过对各种数字逻辑器件及其电路的详细分析，系统地阐述了数字电路的基本概念、基本原理和基本分析方法，每章都有阶段性小结和本章小结，阶段性练习和本章习题，并附有一定数量的例题，非常利于自学和实践应用。本书可作为高等工科院校电气类、电子类专业的基础课程教材，也可供从事电子技术的工程技术人员参考。当今，电子技术领域发生了迅猛而巨大的变化，电子技术所涵盖的内容更加广泛。本书通过详细讲述数字电路的基本概念及其基本应用，使读者加深对数字逻辑操作的理解和基本原理的掌握。本书共13章，首先从逻辑代数基础入手，接着讲解了门电路、组合逻辑电路、触发器、时序逻辑电路、半导体存储器、可编程逻辑器件等内容。书中通过对各种数字逻辑器件及其电路的详细分析，系统地阐述了数字电路的基本概念、基本原理和基本分析方法，每章都有阶段性小结和本章小结，阶段性练习和本章习题，并附有一定数量的例题，非常利于自学和实践应用。本书可作为高等工科院校电气类、电子类专业的基础课程教材，也可供从事电子技术的工程技术人员参考。
作者简介
暂缺《数字电路简明教程》作者简介
目录
第1章 简介
1.1 历史回顾
1.2 模拟/数字信号
1.3 数字集成电路的分类
1.4 各章的内容安排
第2章 计数系统与编码
2.1 十进制计数系统简要回顾
2.2 二进制计数系统
2.2.1 二进制数到十进制数的转换
2.2.2 十进制数到二进制数的转换
2.2.3 使用计数器
2.3 八进制计数系统
2.3.1 八进制数到十进制数的转换
2.3.2 十进制数到八进制数的转换
2.3.3 八进制数到二进制数的转换
2.3.4 二进制数到八进制数的转换
2.4 十六进制计数系统
2.4.1 十六进制数到十进制数的转换
2.4.2 十进制数到十六进制数的转换
2.4.3 十六进制数到二进制数的转换
2.4.4 二进制数到十六进制数的转换
2.4.5 利用BCO和BCH的其他方法
2.5 二进制编码的十进制数
2.5.1 十进制数到BCD数的转换
2.5.2 BCD数到十进制数的转换
2.6 格雷码
2.6.1 格雷码到二进制数的转换
2.6.2 二进制数到格雷码的转换
2.7 其他特殊编码
2.7.1 余3编码
2.7.2 美国标准信息交换码
习题
第3章 逻辑门
3.1 与门
3.2 或门
3.3 非门
3.4 与、或、非组合逻辑电路
3.5 与非门
3.6 或非门
3.7 逻辑电路的动态工作过程
3.7.1 与门
3.7.2 或门
3.7.3 与非门
3.7.4 或非门
3.8 数字逻辑电路系列
3.8.1 TTL逻辑电路
3.8.2 互补金属氧化物半导体逻辑芯片系列
3.8.3 悬空输入
3.8.4 未用的输入
3.9 逻辑门的故障诊断
3.9.1 逻辑探针
3.9.2 集成电路逻辑接线柱
3.9.3 逻辑脉冲发生器
3.9.4 故障诊断
3.10 逻辑门的实际应用
本章小结
习题
第4章 布尔代数与逻辑电路
4.1 布尔符号
4.1.1 与函数
4.1.2 或函数
4.1.3 与非函数
4.1.4 或非函数
4.1.5 非函数
4.2 实数和布尔代数的特性
4.2.1 实数特性
4.2.2 布尔代数的性质
4.3 摩根定律
4.4 解释布尔表达式
4.5 可替换的逻辑门符号
4.6 真值表
4.6.1 积之和配置
4.6.2 和之积配置
4.7 用布尔代数简化布尔表达式
4.8 用卡诺图简化布尔表达式
4.8.1 无关项
4.9 与非门和或非门的多种功能
4.9.1 用与非门实现其他逻辑功能
4.9.2 用或非门实现其他逻辑功能
4.9.3 积之和及和之积电路的重要性
4.9.4 SOP电路的实现
4.9.5 POS电路的实现
4.10 最终的逻辑电路设计
4.10.1 由布尔表达式设计逻辑电路
4.10.2 由真值表实现逻辑电路
本章小结
习题
第5章 组合逻辑电路
5.1 异或门/同或门
5.1.1 异或门
5.1.2 同或门
5.2 奇偶
5.2.1 奇偶配置
5.2.2 奇校验
5.2.3 偶校验
5.2.4 奇偶发生器
5.2.5 奇偶发生器/校验器
5.3 控制电路
5.3.1 SHIFT/LOAD控制电路
5.3.2 右移/左移控制电路
5.3.3 磁带方向控制电路
5.3.4 史密特触发输入电路
5.4 检测/选择/分配逻辑电路
5.4.1 BCD无效和检测器
5.4.2 数据选择/分配逻辑电路
5.5 其他组合逻辑电路
5.5.1 进位输出逻辑电路
5.5.2 ROM地址解码器逻辑电路
5.6 故障诊断
5.6.1 减计数操作
本章小结
习题
第6章 锁存器和触发器电路
6.1 低电平有效锁存器
6.1.1 开关去抖——锁存器应用
6.2 高电平有效的锁存器
6.3 门限锁存器
6.3.1 门限S-C锁存器
6.3.2 门限D锁存器
6.3.3 四位双稳锁存器
6.4 D触发器
6.4.1 上升沿触发的D触发器
6.4.2 数据手册中的参数
6.4.3 下降沿触发的D触发器
6.4.4 翻转操作
6.5 J-K触发器
6.6 J-K主从触发器
6.7 触发器的实际应用
6.7.1 移位寄存器
6.7.2 并行数据传输
6.7.3 时钟脉冲发生器
6.7.4 计数器
6.8 触发器故障诊断
本章小结
习题
第7章 计数器
7.1 异步计数器
7.1.1 由NGT触发的触发器构成的模8加计数器
7.1.2 由PGT触发的触发器构成的模8加计数器
7.1.3 由D触发器构成的模8加计数器
7.1.4 模16加计数器
7.1.5 模32加计数器
7.1.6 模8减计数器
7.2 异步截位计数器
7.2.1 模5加计数器
7.2.2 模24加计数器
7.2.3 异步IC计数器
7.2.4 计数器的级联
7.2.5 异步计数器的优/缺点
7.3 同步计数器
7.3.1 模8加计数器
7.3.2 模16加计数器
7.3.3 模10加计数器
7.3.4 模8减计数器
7.3.5 同步计数器的优/缺点
7.4 同步加/减计数器
7.5 同步可编程计数器
7.5.1 可预置的计数器
7.5.2 同步IC计数器
7.6 同步计数器的设计
7.6.1 模16加计数器的设计
7.6.2 模10加计数器的设计
7.6.3 模6加计数器的设计
7.6.4 用D触发器设计同步计数器
7.7 混合计数器
7.8 计数器译码
7.9 移位寄存器计数器
7.10 计数器的实际应用
7.10.1 分频
7.10.2 计数
7.11 计数器的故障诊断
本章小结
习题
第8章 寄存器
8.1 串行输入寄存器
8.1.1 串行入/串行出移位寄存器
8.1.2 串行入/并行出移位寄存器
8.2 并行输入和通用寄存器
8.2.1 并行入/串行出移位寄存器
8.2.2 并行入/并行出寄存器
8.2.3 通用寄存器
8.3 寄存器的实际应用
8.3.1 码检测器
8.3.2 数据循环移位寄存器
8.3.3 环形/约翰逊计数器
8.3.4 乘法/除法寄存器
8.4 寄存器的故障诊断
本章小结
习题
第9章 数字运算与电路
9.1 十进制/二进制运算
9.1.1 模9补码
9.1.2 模10补码
9.1.3 二进制算法
9.1.4 模1补码
9.1.5 模2补码
9.1.6 乘法/除法
9.1.7 简要回顾
9.2 BCD/XS3运算
9.2.1 二-十进制（BCD）加法
9.2.2 余3编码
9.3 二进制加法器
9.3.1 半加器
9.3.2 全加器
9.3.3 加/减法器
9.4 BCD加法器
9.5 算术逻辑单元
本章小结
习题
第10章 MSI数字电路
10.1 译码器
10.1.1 2-4线译码器
10.1.2 3-8线译码器
10.1.3 4-10线译码器
10.1.4 BCD-7段码译码器
10.2 编码器
10.2.1 4-2线编码器
10.2.2 4-2线优先编码器
10.2.3 8-3线优先编码器
10.2.4 10-4线优先编码器
10.3 数据选择器
10.3.1 2-1线数据选择器
10.3.2 4-1线数据选择器
10.3.3 8-1线数据选择器
10.4 数据分配器
10.4.1 1-4线数据分配器
10.4.2 1-8线数据分配器
10.5 数值比较器
10.6 应用及故障诊断
10.6.1 地址译码器
10.6.2 显示译码器
10.6.3 逻辑功能产生器
10.6.4 数据转换
本章小结
习题
第11章 接口和数据转换
11.1 集成电路技术
11.1.1 晶体管-晶体管逻辑
11.1.2 CMOS技术
11.1.3 BiCMOS技术
11.2 电压/电流兼容性
11.2.1 电流供出和电流灌入
11.2.2 扇出和扇入
11.2.3 噪声容限/免疫力
11.2.4 接口要求
11.2.5 集电极开路集成电路
11.3 三态逻辑
11.3.1 三态输出缓冲器
11.3.2 总线收发器
11.3.3 具有三态输出的寄存器
11.4 数据转换
11.4.1 数模转换
11.4.2 数据转换规则
11.4.3 模数转换
11.5 应用与故障诊断
本章小结
习题
第12章 存储器
12.1 存储器的基本概念
12.2 只读存储器
12.2.1 掩膜只读存储器
12.2.2 可编程只读存储器
12.2.3 可擦除可编程ROM
12.2.4 电可擦除可编程ROM
12.2.5 ROM存取时间
12.2.6 闪速存储器
12.3 随机存取存储器
12.3.1 静态RAM
12.3.2 256 K×1 SRAM
12.3.3 SRAM的时序
12.3.4 动态RAM
12.3.5 1 M×1 CMOS DRAM时序
12.3.6 刷新操作
12.3.7 伪静态RAM
12.3.8 静电释放
12.4 存储器编址
12.4.1 存储器地址
12.4.2 地址译码
本章小结
习题
第13章 可编程逻辑器件/阵列
13.1 可编程逻辑符号体系
13.2 体系结构/软件
13.2.1 体系结构
13.2.2 软件
13.2.3 专用集成电路
13.3 可编程逻辑器件
13.3.1 可编程逻辑阵列
13.3.2 可编程阵列逻辑
13.4 现场可编程门阵列
13.4.1 54SX系列FPGA
13.4.2 MX系列FPGA
本章小结
习题
附录A 逻辑电路技术
附录B 制造商数据表
附录C IEEE标准综述（91-1984）逻辑符号说明
附录D 部分习题答案
术语表
1.1 历史回顾
1.2 模拟/数字信号
1.3 数字集成电路的分类
1.4 各章的内容安排
第2章 计数系统与编码
2.1 十进制计数系统简要回顾
2.2 二进制计数系统
2.2.1 二进制数到十进制数的转换
2.2.2 十进制数到二进制数的转换
2.2.3 使用计数器
2.3 八进制计数系统
2.3.1 八进制数到十进制数的转换
2.3.2 十进制数到八进制数的转换
2.3.3 八进制数到二进制数的转换
2.3.4 二进制数到八进制数的转换
2.4 十六进制计数系统
2.4.1 十六进制数到十进制数的转换
2.4.2 十进制数到十六进制数的转换
2.4.3 十六进制数到二进制数的转换
2.4.4 二进制数到十六进制数的转换
2.4.5 利用BCO和BCH的其他方法
2.5 二进制编码的十进制数
2.5.1 十进制数到BCD数的转换
2.5.2 BCD数到十进制数的转换
2.6 格雷码
2.6.1 格雷码到二进制数的转换
2.6.2 二进制数到格雷码的转换
2.7 其他特殊编码
2.7.1 余3编码
2.7.2 美国标准信息交换码
习题
第3章 逻辑门
3.1 与门
3.2 或门
3.3 非门
3.4 与、或、非组合逻辑电路
3.5 与非门
3.6 或非门
3.7 逻辑电路的动态工作过程
3.7.1 与门
3.7.2 或门
3.7.3 与非门
3.7.4 或非门
3.8 数字逻辑电路系列
3.8.1 TTL逻辑电路
3.8.2 互补金属氧化物半导体逻辑芯片系列
3.8.3 悬空输入
3.8.4 未用的输入
3.9 逻辑门的故障诊断
3.9.1 逻辑探针
3.9.2 集成电路逻辑接线柱
3.9.3 逻辑脉冲发生器
3.9.4 故障诊断
3.10 逻辑门的实际应用
本章小结
习题
第4章 布尔代数与逻辑电路
4.1 布尔符号
4.1.1 与函数
4.1.2 或函数
4.1.3 与非函数
4.1.4 或非函数
4.1.5 非函数
4.2 实数和布尔代数的特性
4.2.1 实数特性
4.2.2 布尔代数的性质
4.3 摩根定律
4.4 解释布尔表达式
4.5 可替换的逻辑门符号
4.6 真值表
4.6.1 积之和配置
4.6.2 和之积配置
4.7 用布尔代数简化布尔表达式
4.8 用卡诺图简化布尔表达式
4.8.1 无关项
4.9 与非门和或非门的多种功能
4.9.1 用与非门实现其他逻辑功能
4.9.2 用或非门实现其他逻辑功能
4.9.3 积之和及和之积电路的重要性
4.9.4 SOP电路的实现
4.9.5 POS电路的实现
4.10 最终的逻辑电路设计
4.10.1 由布尔表达式设计逻辑电路
4.10.2 由真值表实现逻辑电路
本章小结
习题
第5章 组合逻辑电路
5.1 异或门/同或门
5.1.1 异或门
5.1.2 同或门
5.2 奇偶
5.2.1 奇偶配置
5.2.2 奇校验
5.2.3 偶校验
5.2.4 奇偶发生器
5.2.5 奇偶发生器/校验器
5.3 控制电路
5.3.1 SHIFT/LOAD控制电路
5.3.2 右移/左移控制电路
5.3.3 磁带方向控制电路
5.3.4 史密特触发输入电路
5.4 检测/选择/分配逻辑电路
5.4.1 BCD无效和检测器
5.4.2 数据选择/分配逻辑电路
5.5 其他组合逻辑电路
5.5.1 进位输出逻辑电路
5.5.2 ROM地址解码器逻辑电路
5.6 故障诊断
5.6.1 减计数操作
本章小结
习题
第6章 锁存器和触发器电路
6.1 低电平有效锁存器
6.1.1 开关去抖——锁存器应用
6.2 高电平有效的锁存器
6.3 门限锁存器
6.3.1 门限S-C锁存器
6.3.2 门限D锁存器
6.3.3 四位双稳锁存器
6.4 D触发器
6.4.1 上升沿触发的D触发器
6.4.2 数据手册中的参数
6.4.3 下降沿触发的D触发器
6.4.4 翻转操作
6.5 J-K触发器
6.6 J-K主从触发器
6.7 触发器的实际应用
6.7.1 移位寄存器
6.7.2 并行数据传输
6.7.3 时钟脉冲发生器
6.7.4 计数器
6.8 触发器故障诊断
本章小结
习题
第7章 计数器
7.1 异步计数器
7.1.1 由NGT触发的触发器构成的模8加计数器
7.1.2 由PGT触发的触发器构成的模8加计数器
7.1.3 由D触发器构成的模8加计数器
7.1.4 模16加计数器
7.1.5 模32加计数器
7.1.6 模8减计数器
7.2 异步截位计数器
7.2.1 模5加计数器
7.2.2 模24加计数器
7.2.3 异步IC计数器
7.2.4 计数器的级联
7.2.5 异步计数器的优/缺点
7.3 同步计数器
7.3.1 模8加计数器
7.3.2 模16加计数器
7.3.3 模10加计数器
7.3.4 模8减计数器
7.3.5 同步计数器的优/缺点
7.4 同步加/减计数器
7.5 同步可编程计数器
7.5.1 可预置的计数器
7.5.2 同步IC计数器
7.6 同步计数器的设计
7.6.1 模16加计数器的设计
7.6.2 模10加计数器的设计
7.6.3 模6加计数器的设计
7.6.4 用D触发器设计同步计数器
7.7 混合计数器
7.8 计数器译码
7.9 移位寄存器计数器
7.10 计数器的实际应用
7.10.1 分频
7.10.2 计数
7.11 计数器的故障诊断
本章小结
习题
第8章 寄存器
8.1 串行输入寄存器
8.1.1 串行入/串行出移位寄存器
8.1.2 串行入/并行出移位寄存器
8.2 并行输入和通用寄存器
8.2.1 并行入/串行出移位寄存器
8.2.2 并行入/并行出寄存器
8.2.3 通用寄存器
8.3 寄存器的实际应用
8.3.1 码检测器
8.3.2 数据循环移位寄存器
8.3.3 环形/约翰逊计数器
8.3.4 乘法/除法寄存器
8.4 寄存器的故障诊断
本章小结
习题
第9章 数字运算与电路
9.1 十进制/二进制运算
9.1.1 模9补码
9.1.2 模10补码
9.1.3 二进制算法
9.1.4 模1补码
9.1.5 模2补码
9.1.6 乘法/除法
9.1.7 简要回顾
9.2 BCD/XS3运算
9.2.1 二-十进制（BCD）加法
9.2.2 余3编码
9.3 二进制加法器
9.3.1 半加器
9.3.2 全加器
9.3.3 加/减法器
9.4 BCD加法器
9.5 算术逻辑单元
本章小结
习题
第10章 MSI数字电路
10.1 译码器
10.1.1 2-4线译码器
10.1.2 3-8线译码器
10.1.3 4-10线译码器
10.1.4 BCD-7段码译码器
10.2 编码器
10.2.1 4-2线编码器
10.2.2 4-2线优先编码器
10.2.3 8-3线优先编码器
10.2.4 10-4线优先编码器
10.3 数据选择器
10.3.1 2-1线数据选择器
10.3.2 4-1线数据选择器
10.3.3 8-1线数据选择器
10.4 数据分配器
10.4.1 1-4线数据分配器
10.4.2 1-8线数据分配器
10.5 数值比较器
10.6 应用及故障诊断
10.6.1 地址译码器
10.6.2 显示译码器
10.6.3 逻辑功能产生器
10.6.4 数据转换
本章小结
习题
第11章 接口和数据转换
11.1 集成电路技术
11.1.1 晶体管-晶体管逻辑
11.1.2 CMOS技术
11.1.3 BiCMOS技术
11.2 电压/电流兼容性
11.2.1 电流供出和电流灌入
11.2.2 扇出和扇入
11.2.3 噪声容限/免疫力
11.2.4 接口要求
11.2.5 集电极开路集成电路
11.3 三态逻辑
11.3.1 三态输出缓冲器
11.3.2 总线收发器
11.3.3 具有三态输出的寄存器
11.4 数据转换
11.4.1 数模转换
11.4.2 数据转换规则
11.4.3 模数转换
11.5 应用与故障诊断
本章小结
习题
第12章 存储器
12.1 存储器的基本概念
12.2 只读存储器
12.2.1 掩膜只读存储器
12.2.2 可编程只读存储器
12.2.3 可擦除可编程ROM
12.2.4 电可擦除可编程ROM
12.2.5 ROM存取时间
12.2.6 闪速存储器
12.3 随机存取存储器
12.3.1 静态RAM
12.3.2 256 K×1 SRAM
12.3.3 SRAM的时序
12.3.4 动态RAM
12.3.5 1 M×1 CMOS DRAM时序
12.3.6 刷新操作
12.3.7 伪静态RAM
12.3.8 静电释放
12.4 存储器编址
12.4.1 存储器地址
12.4.2 地址译码
本章小结
习题
第13章 可编程逻辑器件/阵列
13.1 可编程逻辑符号体系
13.2 体系结构/软件
13.2.1 体系结构
13.2.2 软件
13.2.3 专用集成电路
13.3 可编程逻辑器件
13.3.1 可编程逻辑阵列
13.3.2 可编程阵列逻辑
13.4 现场可编程门阵列
13.4.1 54SX系列FPGA
13.4.2 MX系列FPGA
本章小结
习题
附录A 逻辑电路技术
附录B 制造商数据表
附录C IEEE标准综述（91-1984）逻辑符号说明
附录D 部分习题答案
术语表
猜您喜欢
