书籍详情
集成电路设计宝典
作者：李桂宏, 谢世健编著
出版社：电子工业出版社
出版时间：2006-04-01
ISBN：9787121023729
定价：¥60.00
购买这本书可以去
内容简介
本书全面系统地介绍CMOS及其兼容集成电路的设计理论和技术。全书共分11章，主要包括CMOS电路设计中常用的方程、CMOS电路基本单元的优化设计、逻辑控制单元、触发器、计数器、存储电路、CMOS模拟电路及数模兼容电路、BiCMOS兼容工艺与电路、低压与高压兼容电路、可靠性设计和可测性设计。本书坚持理论联系实际的原则，不仅深入地分析各种电路的工作原理，阐明电路中各个器件的地位和作用，而且结合具体的案例给出了各个器件参数的设计计算方法。 本书不仅是正在从事集成电路工作的技术人员必备的工具书，而且也是从事电路设计及相关专业技术人员必备的参考书，同时也可供高等院校微电子及相关专业的教师、研究生和本科生作为教学参考书。
作者简介
暂缺《集成电路设计宝典》作者简介
目录
第1章设计中常用的方程
1.1MOS管的电流方程
1.1.1简单的电流方程
1.1.2饱和区的沟道长度调制效应
1.1.3小尺寸MOS管的电流方程
1.2CMOS倒相器的交、直流特性
1.2.1CMOS倒相器的直流特性
1.2.2CMOS倒相器的瞬态特性
1.3CMOS电路中的节点电容
1.3.1PN结势垒电容
1.3.2栅电容
1.3.3节点电容
1.4CMOS传输门
1.4.1CMOS传输门的直流传输特性
1.4.2CMOS传输门的导通电阻
1.4.3CMOS传输门的衬底偏压效应
1.4.4CMOS传输门的瞬态特性
1.5设计参数的萃取
第1章参考文献
第2章CMOS电路基本单元的优化设计
2.1CMOS电路优化设计的条件
2.1.1上升时间和下降时间相等的优化条件
2.1.2最佳噪声容限的优化条件
2.1.3最佳的驱动能力
2.2CMOS倒相器的优化设计
2.3CMOS基本门的优化设计
2.3.1与非门的优化设计
2.3.2或非门的优化设计
2.3.3减小芯片面积的基本门设计
2.4CMOS传输门的优化设计
2.4.1传输门结构速度的优化设计
2.4.2CMOS传输门导通电阻的优化设计
2.5输出级驱动能力的优化设计
2.5.1输出驱动级间的优化设计
2.5.2输出驱动级的优化设计
2.6CMOSD型触发器的优化设计
2.6.1D型触发器的设计分析
2.6.2D型触发器的设计举例
第3章逻辑控制单元
3.1或与非门
3.2与或非门
3.3二选一电路
3.3.1钟控门组成的二选一电路
3.3.2传输门组成的二选一电路
3.3.3传输门和钟控门组成的二选一电路
3.4异或门和同或门
3.4.1异或门
3.4.2同或门
3.5半加器和全加器
3.5.1同或门加倒相器组成的半加器
3.5.2传输门和钟控门组成的半加器
3.5.3全加器
3.6I/O（输入/输出）结构
3.6.1输入缓冲器
3.6.2三态输出和I/O双向缓冲器
第4章触发器
4.1锁存器
4.1.1传输门、钟控门和倒相器组成的锁存器
4.1.2带有复位和置位的锁存器
4.1.3与或非门和或与非门组成的锁存器
4.1.4双时钟控制的锁存器
4.2施密特触发器
4.3D型触发器
4.3.1传输门和倒相器组成的D型触发器
4.3.2倒相器和钟控门组成的D型触发器
4.3.3传输门、钟控门和倒相器组成的D型触发器
4.3.4倒比管和钟控门组成的D型触发器
4.4带有复位的D型触发器
4.4.1与非门和或非门控制复位的D型触发器
4.4.2钟控与非门控制复位的D型触发器
4.4.3复位与时钟控制有关的D型触发器
4.5带有置位的D型触发器
4.5.1与非门控制置位的D型触发器
4.5.2钟控与非门和与非门控制置位的D型触发器
4.5.3单个与非门控制置位的D型触发器
4.5.4置位与时钟控制有关的D型触发器
4.6带有复位和置位的D型触发器
4.6.1典型的与非门和或非门组成的带有复位和置位的D型触发器
4.6.2与或非门和或与非门组成的带有复位和置位的D型触发器
4.6.3钟控与非门和与非门组成的带有复位和置位的D型触发器
4.7带有双时钟控制的D型触发器
4.7.1没有复位端的双钟控D型触发器
4.7.2带有复位的双钟控D型触发器
4.7.3由钟控门组成的双钟控D型触发器
4.7.4由钟控门组成并带有复位和置位的双钟控D型触发器
第5章计数器
5.1计数单元
5.1.1分频器
5.1.2钟控门组成的分频器
5.1.3既有复位和置位又有计数的分频器
5.1.4带有复位的双钟控移位和计数触发器
5.1.5带有置位的双钟控锁存和计数触发器
5.1.6可预置的计数单元
5.1.7带有复位并有三处输出的双钟控移位和计数触发器
5.2异步计数器
5.2.1异步二进制计数器
5.2.2译码电路
5.2.3七进制计数器
5.2.4十进制计数器
5.2.5时钟控制发生器
5.3同步计数器
5.3.12～10进制同步加法计数器
5.3.22～10进制同步可预置可逆计数器
5.4链式计数器
第6章存储电路
第7章CMOS模拟电路及数模兼容电路
7.1MOS管的交流小信号参数
7.1.1MOS管的跨导
7.1.2MOS管饱和区输出电导gds
7.1.3衬底跨导gmb
7.2有源电阻
7.3恒流源电路
7.3.1基本的恒流源电路
7.3.2共源共栅电流镜
7.3.3威尔逊恒流源电路
第7章参考文献
第8章BiCMOS兼容工艺与电路
第8章参考文献
第9章低压与高压兼容的电路
9.1偏置栅高压MOS管
9.1.1横向偏置栅高压MOS管
9.1.2纵向偏置栅高压MOS管
9.2高压DMOS管
9.2.1高压横向功率DMOS（LDMOS）管
9.2.2高压纵向功率DMOS（VDMOS）管
9.3全兼容的双极型高压结构
9.4提高MOS管源漏击穿电压的途径
9.4.1电场控制板法
9.4.2电场限制环结构
9.4.3既有场极板又有场限环的结构
9.5高压偏置栅MOS管的结构设计
9.5.1偏置栅MOS管漂移区的设计
9.5.2设计举例
9.6高压功率DMOS管的结构设计
9.6.1横向高压DMOS管的结构设计
9.6.2纵向高压DMOS管的结构设计
9.7低压与高压兼容中的隔离技术
9.8低压与高压兼容的电路
9.8.1具有DMOS高压输出的硅栅CMOS门阵列
9.8.2偏置栅MOS高压输出的低高压兼容电路
9.8.3高压电平位移器
9.8.4高压高速平板显示驱动集成电路
9.9智能功率集成电路
9.9.1低压与高压兼容的接口技术
9.9.2智能化技术
9.9.3车用高边智能功率开关电路
9.9.4MOS智能型开关电源功率集成电路
9.10BCD兼容工艺技术
9.10.140V的BiCMOS兼容技术
9.10.2BCD兼容工艺
第9章参考文献
第10章可靠性设计
10.1微电子系统的可靠性
10.2输入保护的设计
1.1MOS管的电流方程
1.1.1简单的电流方程
1.1.2饱和区的沟道长度调制效应
1.1.3小尺寸MOS管的电流方程
1.2CMOS倒相器的交、直流特性
1.2.1CMOS倒相器的直流特性
1.2.2CMOS倒相器的瞬态特性
1.3CMOS电路中的节点电容
1.3.1PN结势垒电容
1.3.2栅电容
1.3.3节点电容
1.4CMOS传输门
1.4.1CMOS传输门的直流传输特性
1.4.2CMOS传输门的导通电阻
1.4.3CMOS传输门的衬底偏压效应
1.4.4CMOS传输门的瞬态特性
1.5设计参数的萃取
第1章参考文献
第2章CMOS电路基本单元的优化设计
2.1CMOS电路优化设计的条件
2.1.1上升时间和下降时间相等的优化条件
2.1.2最佳噪声容限的优化条件
2.1.3最佳的驱动能力
2.2CMOS倒相器的优化设计
2.3CMOS基本门的优化设计
2.3.1与非门的优化设计
2.3.2或非门的优化设计
2.3.3减小芯片面积的基本门设计
2.4CMOS传输门的优化设计
2.4.1传输门结构速度的优化设计
2.4.2CMOS传输门导通电阻的优化设计
2.5输出级驱动能力的优化设计
2.5.1输出驱动级间的优化设计
2.5.2输出驱动级的优化设计
2.6CMOSD型触发器的优化设计
2.6.1D型触发器的设计分析
2.6.2D型触发器的设计举例
第3章逻辑控制单元
3.1或与非门
3.2与或非门
3.3二选一电路
3.3.1钟控门组成的二选一电路
3.3.2传输门组成的二选一电路
3.3.3传输门和钟控门组成的二选一电路
3.4异或门和同或门
3.4.1异或门
3.4.2同或门
3.5半加器和全加器
3.5.1同或门加倒相器组成的半加器
3.5.2传输门和钟控门组成的半加器
3.5.3全加器
3.6I/O（输入/输出）结构
3.6.1输入缓冲器
3.6.2三态输出和I/O双向缓冲器
第4章触发器
4.1锁存器
4.1.1传输门、钟控门和倒相器组成的锁存器
4.1.2带有复位和置位的锁存器
4.1.3与或非门和或与非门组成的锁存器
4.1.4双时钟控制的锁存器
4.2施密特触发器
4.3D型触发器
4.3.1传输门和倒相器组成的D型触发器
4.3.2倒相器和钟控门组成的D型触发器
4.3.3传输门、钟控门和倒相器组成的D型触发器
4.3.4倒比管和钟控门组成的D型触发器
4.4带有复位的D型触发器
4.4.1与非门和或非门控制复位的D型触发器
4.4.2钟控与非门控制复位的D型触发器
4.4.3复位与时钟控制有关的D型触发器
4.5带有置位的D型触发器
4.5.1与非门控制置位的D型触发器
4.5.2钟控与非门和与非门控制置位的D型触发器
4.5.3单个与非门控制置位的D型触发器
4.5.4置位与时钟控制有关的D型触发器
4.6带有复位和置位的D型触发器
4.6.1典型的与非门和或非门组成的带有复位和置位的D型触发器
4.6.2与或非门和或与非门组成的带有复位和置位的D型触发器
4.6.3钟控与非门和与非门组成的带有复位和置位的D型触发器
4.7带有双时钟控制的D型触发器
4.7.1没有复位端的双钟控D型触发器
4.7.2带有复位的双钟控D型触发器
4.7.3由钟控门组成的双钟控D型触发器
4.7.4由钟控门组成并带有复位和置位的双钟控D型触发器
第5章计数器
5.1计数单元
5.1.1分频器
5.1.2钟控门组成的分频器
5.1.3既有复位和置位又有计数的分频器
5.1.4带有复位的双钟控移位和计数触发器
5.1.5带有置位的双钟控锁存和计数触发器
5.1.6可预置的计数单元
5.1.7带有复位并有三处输出的双钟控移位和计数触发器
5.2异步计数器
5.2.1异步二进制计数器
5.2.2译码电路
5.2.3七进制计数器
5.2.4十进制计数器
5.2.5时钟控制发生器
5.3同步计数器
5.3.12～10进制同步加法计数器
5.3.22～10进制同步可预置可逆计数器
5.4链式计数器
第6章存储电路
第7章CMOS模拟电路及数模兼容电路
7.1MOS管的交流小信号参数
7.1.1MOS管的跨导
7.1.2MOS管饱和区输出电导gds
7.1.3衬底跨导gmb
7.2有源电阻
7.3恒流源电路
7.3.1基本的恒流源电路
7.3.2共源共栅电流镜
7.3.3威尔逊恒流源电路
第7章参考文献
第8章BiCMOS兼容工艺与电路
第8章参考文献
第9章低压与高压兼容的电路
9.1偏置栅高压MOS管
9.1.1横向偏置栅高压MOS管
9.1.2纵向偏置栅高压MOS管
9.2高压DMOS管
9.2.1高压横向功率DMOS（LDMOS）管
9.2.2高压纵向功率DMOS（VDMOS）管
9.3全兼容的双极型高压结构
9.4提高MOS管源漏击穿电压的途径
9.4.1电场控制板法
9.4.2电场限制环结构
9.4.3既有场极板又有场限环的结构
9.5高压偏置栅MOS管的结构设计
9.5.1偏置栅MOS管漂移区的设计
9.5.2设计举例
9.6高压功率DMOS管的结构设计
9.6.1横向高压DMOS管的结构设计
9.6.2纵向高压DMOS管的结构设计
9.7低压与高压兼容中的隔离技术
9.8低压与高压兼容的电路
9.8.1具有DMOS高压输出的硅栅CMOS门阵列
9.8.2偏置栅MOS高压输出的低高压兼容电路
9.8.3高压电平位移器
9.8.4高压高速平板显示驱动集成电路
9.9智能功率集成电路
9.9.1低压与高压兼容的接口技术
9.9.2智能化技术
9.9.3车用高边智能功率开关电路
9.9.4MOS智能型开关电源功率集成电路
9.10BCD兼容工艺技术
9.10.140V的BiCMOS兼容技术
9.10.2BCD兼容工艺
第9章参考文献
第10章可靠性设计
10.1微电子系统的可靠性
10.2输入保护的设计
猜您喜欢
