书籍详情
Cadence Concept HDL & Allegro原理图与PCB设计
作者：EDA先锋工作室 编著
出版社：人民邮电出版社
出版时间：2005-04-01
ISBN：9787115127082
定价：¥45.00
购买这本书可以去
内容简介
Cadence PSD 15.0是Cadence公司推出的功能强大的EDA开发工具包，它提供了从原理图设计输入、分析，PCB设计、PCB制造文件输出等一整套工具。本书立足于工程实践，结合作者多年的工作经验，系统地介绍了Concept HDL和Allegro在原理图和PCB设计中的使用方法。本书分为13章，主要介绍了项目管理器、Concept HDL原理图设计工具、约束管理器、Allegro PCB设计工具和SPECCTRA布线工具的功能和设计技巧。在介绍工具和命令的同时，还提供了大量的范例以及习题，以方便读者更好地理解和掌握所学的内容，使读者对设计工具有较为深入的理解并基本掌握从原理图设计到PCB设计等一系列设计步骤的实现方法和技巧。本书配套光盘中提供了书中所有实例和练习的完整工程文件以及相关数据文件，有利于读者边学边练，提高实际应用能力。本书可作为高等院校通信工程、电子工程、计算机、无线电技术等专业的教材，也可作为硬件工程师的实用工具书。
作者简介
暂缺《Cadence Concept HDL & Allegro原理图与PCB设计》作者简介
目录
第1章 概述 1
1.1 EDA概述 1
1.2 PSD 15.0概述 2
1.2.1 PSD 15.0的运行环境 2
1.2.2 PSD 15.0的安装 2
1.3 Cadence PSD工具包简介 7
1.4 PCB Design Expert工具包简介 8
1.4.1 Concept HDL──原理图设计输入工具 10
1.4.2 Allegro Expert──PCB设计系统 13
1.4.3 SPECCTRA Expert──自动和交互布线工具 13
1.4.4 PCB Librarian──PCB库管理 14
1.4.5 Constraint Manager──约束管理器 14
1.5 小结 15
1.6 习题 16
第2章 项目管理器 17
2.1 项目管理器简介 17
2.1.1 启动项目管理器 17
2.1.2 用户界面简介 19
2.2 新建一个设计项目 22
2.3 打开一个设计项目 25
2.4 项目结构和项目文件 27
2.5 设置一个设计项目 29
2.5.1 创建和更改项目基础设计 29
2.5.2 设置库 30
2.5.3 更改工具设置 32
2.5.4 创建site.cpm文件 33
2.6 小结 33
2.7 习题 34
第3章 Concept HDL原理图设计系统 35
3.1 原理图的设计步骤 35
3.2 Concept HDL的用户界面 36
3.2.1 菜单栏 36
3.2.2 工具栏 37
3.3 Concept HDL的编辑环境 38
3.3.1 设置Concept HDL 38
3.3.2 画面操作 47
3.3.3 基本编辑操作 51
3.3.4 显示 53
3.3.5 应用Stroke 54
3.3.6 群组(Group) 56
3.4 绘制电路原理图 57
3.4.1 产生一个设计页 58
3.4.2 设置格点 58
3.4.3 调入图框 58
3.4.4 放置、删除和移动元件 58
3.4.5 绘制导线 59
3.4.6 添加和修改网络名称 59
3.4.7 绘制总线分支线和加网络名 60
3.4.8 添加输入/输出端口 62
3.4.9 添加电源及接地符号 62
3.4.10 放置线路节点 63
3.4.11 编辑属性 63
3.4.12 编辑页 63
3.4.13 检查原理图 65
3.4.14 保存原理图文件 66
3.5 打包原理图文件 67
3.5.1 原理图打包 67
3.5.2 输出料单 69
3.5.3 网表报告 71
3.5.4 ERC-DXT工具 72
3.6 传递数据到PCB(Allegro) 72
3.7 交叉标注原理图 73
3.8 原理图打印 75
3.8.1 设置打印机 75
3.8.2 打印输出 75
3.8.3 原理图保存成PDF文件 76
3.9 原理图文件的归档(Archive) 77
3.10 小结 78
3.11 习题 78
第4章 设计层次化原理图 79
4.1 层次化设计的技术特点 79
4.2 模块的创建 80
4.2.1 添加模块符号 80
4.2.2 添加模块符号管脚 81
4.2.3 编辑模块符号的属性 82
4.2.4 在模块符号间连线 82
4.3 设计层次原理图 82
4.3.1 自顶向下设计层次原理图 82
4.3.2 自底向上设计层次原理图 85
4.4 由原理图生成模块符号 86
4.5 原理图的打包与打印 88
4.6 小结 89
4.7 习题 89
第5章 约束管理器 91
5.1 约束管理器简介 91
5.2 约束管理器的用户界面 91
5.2.1 启动约束管理器 91
5.2.2 约束管理器界面简介 92
5.3 对象(Object) 96
5.3.1 管脚对 96
5.3.2 网络和扩展网络 97
5.3.3 总线 97
5.3.4 匹配群组 98
5.3.5 差分对 98
5.3.6 设计和系统 99
5.4 约束设置 99
5.4.1 设置信号完整性约束 99
5.4.2 设置时序约束 101
5.4.3 设置走线约束 101
5.4.4 定制约束 102
5.5 约束集的创建和参考 102
5.5.1 约束集的创建 102
5.5.2 约束集的参考 103
5.6 原理图和约束管理器同步 104
5.6.1 在原理图中查看约束管理器中的约束 104
5.6.2 在原理图中修改约束 104
5.6.3 在原理图中添加和重命名网络 105
5.7 在原理图和PCB之间同步约束 105
5.7.1 将约束从原理图传递到PCB 106
5.7.2 将约束从PCB传递到原理图 106
5.8 约束分析 107
5.9 小结 107
5.10 习题 107
第6章 Cadence原理图元件库制作 109
6.1 Cadence原理图库结构 109
6.1.1 打开一个库项目 109
6.1.2 Cadence原理图库结构 112
6.2 原理图库管理工具──Library Explorer 116
6.2.1 新建一个库项目 116
6.2.2 Library Explorer界面简介 118
6.2.3 利用Library Explorer创建一个新库和一个新元件 119
6.3 Part Developer 121
6.3.1 菜单栏和工具栏 121
6.3.2 元件编辑器 122
6.3.3 设置Part Developer 131
6.3.4 Part Developer创建元件的方法 139
6.4 创建平面元件 140
6.4.1 创建新元件 140
6.4.2 创建封装 141
6.4.3 添加逻辑管脚 142
6.4.4 指定管脚图 145
6.4.5 将电源管脚从【Logical Pins】栏移到【Global Pins】栏 147
6.4.6 管脚映射 147
6.4.7 创建符号 148
6.4.8 元件校验 150
6.5 由PDF文件创建元件 150
6.5.1 将管脚信息拷贝到Excel表格中 151
6.5.2 将Excel文件内容拷贝到Part Developer中 152
6.6 创建多个符号分开的元件 153
6.7 创建一个具有多个功能组的不对称元件 155
6.8 创建sizeable和HAX_FIXED_SIZE属性的符号 156
6.8.1 创建符号 156
6.8.2 修改符号 159
6.9 修改元件 159
6.9.1 修改逻辑管脚 159
6.9.2 修改封装 160
6.9.3 修改符号 162
6.10 元件列表编辑器 162
6.10.1 启动元件列表编辑器并创建元件列表文件 162
6.10.2 修改元件列表 163
6.11 元件模板 164
6.11.1 创建模板 164
6.11.2 调用模板 165
6.11.3 根据模板校验元件 165
6.11.4 从元件中提取模板 166
6.12 小结 167
6.13 习题 167
第7章 Allegro PCB设计系统简介 169
7.1 Allegro的工作流程 169
7.2 Allegro 的图形用户界面 170
7.2.1 启动Allegro 170
7.2.2 用户界面简介 170
7.3 小结 174
7.4 习题 174
第8章 Allegro PCB设计的常用操作命令 175
8.1 常用系统参数的设定 175
8.1.1 整体绘图参数设定 175
8.1.2 绘图选项参数的设定 176
8.1.3 叠层参数设定 178
8.1.4 颜色参数设定 178
8.1.5 栅格参数设定 181
8.1.6 显示控制栏的设定 182
8.2 视图操作 184
8.3 Allegro的文件管理 186
8.3.1 Allegro的工作文件 186
8.3.2 Allegro的逻辑文件 186
8.4 设计区域管理 187
8.5 显示信息 188
8.5.1 显示元件信息 188
8.5.2 显示测量信息 188
8.5.3 显示高亮和关闭高亮 189
8.5.4 显示鼠线和关闭鼠线显示 190
8.6 设计规则检查 190
8.6.1 设置设计规则 191
8.6.2 标准设计规则 192
8.6.3 间距设计规则 193
8.6.4 物理设计规则 194
8.6.5 区域设计规则 196
8.6.6 其他设计规则 198
8.7 元器件的布局 200
8.7.1 手动布局 200
8.7.2 用Concept HDL原理图手工放置器件 202
8.7.3 用Quickplace进行布局 203
8.7.4 用SPECCTRA进行自动布局 204
8.7.5 高级布局技巧 206
8.8 布线 208
8.8.1 设置过孔焊盘 208
8.8.2 添加和删除连接线的相关命令 209
8.8.3 自动布线 213
8.9 铺铜设计 217
8.9.1 阳板铺铜 217
8.9.2 阴板铺铜 219
8.9.3 铜层的编辑修改 220
8.10 后处理 221
8.10.1 Gloss优化命令 221
8.10.2 丝印调整 227
8.10.3 原理图和PCB之间的一致性检查 230
8.11 设计检查 232
8.11.1 DRC检查REPORT等 232
8.11.2 其他项目的检查 233
8.12 CAM输出 233
8.12.1 生成数控文件 233
8.12.2 生成光绘文件 237
8.12.3 生成坐标文件 241
8.12.4 光绘文件的检查 242
8.13 小结 243
8.14 习题 244
第9章 Allegro PCB设计准备 245
9.1 创建焊盘 245
9.1.1 焊盘设计器 245
9.1.2 SMT焊盘设计 250
9.1.3 通孔焊盘设计 253
9.1.4 盲埋孔设计 257
9.2 创建元件封装符号 258
9.2.1 封装编辑器 261
9.2.2 手工创建一个PCB元件 263
9.2.3 利用向导创建PCB元件封装 270
9.3 创建Format符号 278
9.4 创建Shape符号 280
9.5 创建Flash符号 281
9.6 创建PCB外形框图符号 282
9.7 小结 288
9.8 习题 288
第10章 PCB设计实例 291
10.1 设计PCB外形框图符号 291
10.2 生成主设计文件 291
10.3 网表文件的导入 293
10.4 设置电路板叠层结构和颜色 294
10.5 设置设计规则 296
10.6 元器件的布局 299
10.7 布线和铺铜 300
10.8 后处理 301
10.9 CAM输出 303
10.10 小结 307
10.11 习题 307
第11章 SPECCTRA布线工具 309
11.1 SPECCTRA简介 309
11.1.1 启动SPECCTRA 309
11.1.2 SPECCTRA图形窗口及基本操作 311
11.2 设置规则 315
11.2.1 布局规则 315
11.2.2 布线规则 316
11.3 放置元件 318
11.4 自动和交互布线 318
11.4.1 设置布线控制 318
11.4.2 用DO文件进行自动布线 320
11.4.3 扇出 321
11.4.4 自动布线 321
11.5 小结 323
11.6 习题 323
第12章 Allegro的其他高级功能 325
12.1 各种网表文件的导入 325
12.1.1 从Concept HDL到Allegro 325
12.1.2 从其他第三方逻辑设计数据到Allegro 326
12.2 Allegro中的数据导入和导出功能 327
12.2.1 库文件的导出功能 328
12.2.2 技术文件的导入和导出功能 328
12.2.3 DXF文件的导入和导出功能 328
12.3 焊盘库和封装符号库的路径设置 329
12.4 文件属性操作 331
12.5 脚本文件 332
12.6 笔画命令Stroke 333
12.7 功能键和别名的设置 334
12.8 逻辑操作 335
12.8.1 差分对设置命令 336
12.8.2 直流网络设置命令 337
12.8.3 器件位号设置命令 338
12.9 更新元件封装符号 339
12.10 测试点设计 341
12.10.1 设计测试点前的准备工作 341
12.10.2 测试点参数设置 342
12.10.3 手工设计测试点 345
12.10.4 测试点的固定 345
12.11 DFA检查 346
12.12 输出报告 348
12.13 技术文件比较 349
12.14 数据库检查 350
12.15 小结 351
12.16 习题 351
第13章 先进的约束驱动PCB设计 353
13.1 创建设计重用符号 353
13.1.1 创建一个设计项目 353
13.1.2 创建原理图并打包 358
13.1.3 创建PCB模块 362
13.1.4 创建逻辑重用符号 363
13.2 重用模块 364
13.2.1 创建一个顶层的层次原理图 364
13.2.2 打包设计到PCB 367
13.2.3 在PCB中调用模块 368
13.3 利用约束管理器在原理图和PCB之间同步约束 369
13.3.1 在Allegro中查看、修改和添加约束 370
13.3.2 在原理图中导入并查看约束 372
13.3.3 用原理图中的约束重写PCB中的约束 374
13.3.4 约束管理器的其他功能 375
13.4 自动和交互布线 376
13.4.1 叠层的设置 376
13.4.2 自动和交互布线 378
13.4.3 检查布线结果 386
13.5 小结 386
13.6 习题 386
附录 387
F.1 Allegro的菜单、键入命令和命令解释 387
F.2 中英文术语对照表 397
1.1 EDA概述 1
1.2 PSD 15.0概述 2
1.2.1 PSD 15.0的运行环境 2
1.2.2 PSD 15.0的安装 2
1.3 Cadence PSD工具包简介 7
1.4 PCB Design Expert工具包简介 8
1.4.1 Concept HDL──原理图设计输入工具 10
1.4.2 Allegro Expert──PCB设计系统 13
1.4.3 SPECCTRA Expert──自动和交互布线工具 13
1.4.4 PCB Librarian──PCB库管理 14
1.4.5 Constraint Manager──约束管理器 14
1.5 小结 15
1.6 习题 16
第2章 项目管理器 17
2.1 项目管理器简介 17
2.1.1 启动项目管理器 17
2.1.2 用户界面简介 19
2.2 新建一个设计项目 22
2.3 打开一个设计项目 25
2.4 项目结构和项目文件 27
2.5 设置一个设计项目 29
2.5.1 创建和更改项目基础设计 29
2.5.2 设置库 30
2.5.3 更改工具设置 32
2.5.4 创建site.cpm文件 33
2.6 小结 33
2.7 习题 34
第3章 Concept HDL原理图设计系统 35
3.1 原理图的设计步骤 35
3.2 Concept HDL的用户界面 36
3.2.1 菜单栏 36
3.2.2 工具栏 37
3.3 Concept HDL的编辑环境 38
3.3.1 设置Concept HDL 38
3.3.2 画面操作 47
3.3.3 基本编辑操作 51
3.3.4 显示 53
3.3.5 应用Stroke 54
3.3.6 群组(Group) 56
3.4 绘制电路原理图 57
3.4.1 产生一个设计页 58
3.4.2 设置格点 58
3.4.3 调入图框 58
3.4.4 放置、删除和移动元件 58
3.4.5 绘制导线 59
3.4.6 添加和修改网络名称 59
3.4.7 绘制总线分支线和加网络名 60
3.4.8 添加输入/输出端口 62
3.4.9 添加电源及接地符号 62
3.4.10 放置线路节点 63
3.4.11 编辑属性 63
3.4.12 编辑页 63
3.4.13 检查原理图 65
3.4.14 保存原理图文件 66
3.5 打包原理图文件 67
3.5.1 原理图打包 67
3.5.2 输出料单 69
3.5.3 网表报告 71
3.5.4 ERC-DXT工具 72
3.6 传递数据到PCB(Allegro) 72
3.7 交叉标注原理图 73
3.8 原理图打印 75
3.8.1 设置打印机 75
3.8.2 打印输出 75
3.8.3 原理图保存成PDF文件 76
3.9 原理图文件的归档(Archive) 77
3.10 小结 78
3.11 习题 78
第4章 设计层次化原理图 79
4.1 层次化设计的技术特点 79
4.2 模块的创建 80
4.2.1 添加模块符号 80
4.2.2 添加模块符号管脚 81
4.2.3 编辑模块符号的属性 82
4.2.4 在模块符号间连线 82
4.3 设计层次原理图 82
4.3.1 自顶向下设计层次原理图 82
4.3.2 自底向上设计层次原理图 85
4.4 由原理图生成模块符号 86
4.5 原理图的打包与打印 88
4.6 小结 89
4.7 习题 89
第5章 约束管理器 91
5.1 约束管理器简介 91
5.2 约束管理器的用户界面 91
5.2.1 启动约束管理器 91
5.2.2 约束管理器界面简介 92
5.3 对象(Object) 96
5.3.1 管脚对 96
5.3.2 网络和扩展网络 97
5.3.3 总线 97
5.3.4 匹配群组 98
5.3.5 差分对 98
5.3.6 设计和系统 99
5.4 约束设置 99
5.4.1 设置信号完整性约束 99
5.4.2 设置时序约束 101
5.4.3 设置走线约束 101
5.4.4 定制约束 102
5.5 约束集的创建和参考 102
5.5.1 约束集的创建 102
5.5.2 约束集的参考 103
5.6 原理图和约束管理器同步 104
5.6.1 在原理图中查看约束管理器中的约束 104
5.6.2 在原理图中修改约束 104
5.6.3 在原理图中添加和重命名网络 105
5.7 在原理图和PCB之间同步约束 105
5.7.1 将约束从原理图传递到PCB 106
5.7.2 将约束从PCB传递到原理图 106
5.8 约束分析 107
5.9 小结 107
5.10 习题 107
第6章 Cadence原理图元件库制作 109
6.1 Cadence原理图库结构 109
6.1.1 打开一个库项目 109
6.1.2 Cadence原理图库结构 112
6.2 原理图库管理工具──Library Explorer 116
6.2.1 新建一个库项目 116
6.2.2 Library Explorer界面简介 118
6.2.3 利用Library Explorer创建一个新库和一个新元件 119
6.3 Part Developer 121
6.3.1 菜单栏和工具栏 121
6.3.2 元件编辑器 122
6.3.3 设置Part Developer 131
6.3.4 Part Developer创建元件的方法 139
6.4 创建平面元件 140
6.4.1 创建新元件 140
6.4.2 创建封装 141
6.4.3 添加逻辑管脚 142
6.4.4 指定管脚图 145
6.4.5 将电源管脚从【Logical Pins】栏移到【Global Pins】栏 147
6.4.6 管脚映射 147
6.4.7 创建符号 148
6.4.8 元件校验 150
6.5 由PDF文件创建元件 150
6.5.1 将管脚信息拷贝到Excel表格中 151
6.5.2 将Excel文件内容拷贝到Part Developer中 152
6.6 创建多个符号分开的元件 153
6.7 创建一个具有多个功能组的不对称元件 155
6.8 创建sizeable和HAX_FIXED_SIZE属性的符号 156
6.8.1 创建符号 156
6.8.2 修改符号 159
6.9 修改元件 159
6.9.1 修改逻辑管脚 159
6.9.2 修改封装 160
6.9.3 修改符号 162
6.10 元件列表编辑器 162
6.10.1 启动元件列表编辑器并创建元件列表文件 162
6.10.2 修改元件列表 163
6.11 元件模板 164
6.11.1 创建模板 164
6.11.2 调用模板 165
6.11.3 根据模板校验元件 165
6.11.4 从元件中提取模板 166
6.12 小结 167
6.13 习题 167
第7章 Allegro PCB设计系统简介 169
7.1 Allegro的工作流程 169
7.2 Allegro 的图形用户界面 170
7.2.1 启动Allegro 170
7.2.2 用户界面简介 170
7.3 小结 174
7.4 习题 174
第8章 Allegro PCB设计的常用操作命令 175
8.1 常用系统参数的设定 175
8.1.1 整体绘图参数设定 175
8.1.2 绘图选项参数的设定 176
8.1.3 叠层参数设定 178
8.1.4 颜色参数设定 178
8.1.5 栅格参数设定 181
8.1.6 显示控制栏的设定 182
8.2 视图操作 184
8.3 Allegro的文件管理 186
8.3.1 Allegro的工作文件 186
8.3.2 Allegro的逻辑文件 186
8.4 设计区域管理 187
8.5 显示信息 188
8.5.1 显示元件信息 188
8.5.2 显示测量信息 188
8.5.3 显示高亮和关闭高亮 189
8.5.4 显示鼠线和关闭鼠线显示 190
8.6 设计规则检查 190
8.6.1 设置设计规则 191
8.6.2 标准设计规则 192
8.6.3 间距设计规则 193
8.6.4 物理设计规则 194
8.6.5 区域设计规则 196
8.6.6 其他设计规则 198
8.7 元器件的布局 200
8.7.1 手动布局 200
8.7.2 用Concept HDL原理图手工放置器件 202
8.7.3 用Quickplace进行布局 203
8.7.4 用SPECCTRA进行自动布局 204
8.7.5 高级布局技巧 206
8.8 布线 208
8.8.1 设置过孔焊盘 208
8.8.2 添加和删除连接线的相关命令 209
8.8.3 自动布线 213
8.9 铺铜设计 217
8.9.1 阳板铺铜 217
8.9.2 阴板铺铜 219
8.9.3 铜层的编辑修改 220
8.10 后处理 221
8.10.1 Gloss优化命令 221
8.10.2 丝印调整 227
8.10.3 原理图和PCB之间的一致性检查 230
8.11 设计检查 232
8.11.1 DRC检查REPORT等 232
8.11.2 其他项目的检查 233
8.12 CAM输出 233
8.12.1 生成数控文件 233
8.12.2 生成光绘文件 237
8.12.3 生成坐标文件 241
8.12.4 光绘文件的检查 242
8.13 小结 243
8.14 习题 244
第9章 Allegro PCB设计准备 245
9.1 创建焊盘 245
9.1.1 焊盘设计器 245
9.1.2 SMT焊盘设计 250
9.1.3 通孔焊盘设计 253
9.1.4 盲埋孔设计 257
9.2 创建元件封装符号 258
9.2.1 封装编辑器 261
9.2.2 手工创建一个PCB元件 263
9.2.3 利用向导创建PCB元件封装 270
9.3 创建Format符号 278
9.4 创建Shape符号 280
9.5 创建Flash符号 281
9.6 创建PCB外形框图符号 282
9.7 小结 288
9.8 习题 288
第10章 PCB设计实例 291
10.1 设计PCB外形框图符号 291
10.2 生成主设计文件 291
10.3 网表文件的导入 293
10.4 设置电路板叠层结构和颜色 294
10.5 设置设计规则 296
10.6 元器件的布局 299
10.7 布线和铺铜 300
10.8 后处理 301
10.9 CAM输出 303
10.10 小结 307
10.11 习题 307
第11章 SPECCTRA布线工具 309
11.1 SPECCTRA简介 309
11.1.1 启动SPECCTRA 309
11.1.2 SPECCTRA图形窗口及基本操作 311
11.2 设置规则 315
11.2.1 布局规则 315
11.2.2 布线规则 316
11.3 放置元件 318
11.4 自动和交互布线 318
11.4.1 设置布线控制 318
11.4.2 用DO文件进行自动布线 320
11.4.3 扇出 321
11.4.4 自动布线 321
11.5 小结 323
11.6 习题 323
第12章 Allegro的其他高级功能 325
12.1 各种网表文件的导入 325
12.1.1 从Concept HDL到Allegro 325
12.1.2 从其他第三方逻辑设计数据到Allegro 326
12.2 Allegro中的数据导入和导出功能 327
12.2.1 库文件的导出功能 328
12.2.2 技术文件的导入和导出功能 328
12.2.3 DXF文件的导入和导出功能 328
12.3 焊盘库和封装符号库的路径设置 329
12.4 文件属性操作 331
12.5 脚本文件 332
12.6 笔画命令Stroke 333
12.7 功能键和别名的设置 334
12.8 逻辑操作 335
12.8.1 差分对设置命令 336
12.8.2 直流网络设置命令 337
12.8.3 器件位号设置命令 338
12.9 更新元件封装符号 339
12.10 测试点设计 341
12.10.1 设计测试点前的准备工作 341
12.10.2 测试点参数设置 342
12.10.3 手工设计测试点 345
12.10.4 测试点的固定 345
12.11 DFA检查 346
12.12 输出报告 348
12.13 技术文件比较 349
12.14 数据库检查 350
12.15 小结 351
12.16 习题 351
第13章 先进的约束驱动PCB设计 353
13.1 创建设计重用符号 353
13.1.1 创建一个设计项目 353
13.1.2 创建原理图并打包 358
13.1.3 创建PCB模块 362
13.1.4 创建逻辑重用符号 363
13.2 重用模块 364
13.2.1 创建一个顶层的层次原理图 364
13.2.2 打包设计到PCB 367
13.2.3 在PCB中调用模块 368
13.3 利用约束管理器在原理图和PCB之间同步约束 369
13.3.1 在Allegro中查看、修改和添加约束 370
13.3.2 在原理图中导入并查看约束 372
13.3.3 用原理图中的约束重写PCB中的约束 374
13.3.4 约束管理器的其他功能 375
13.4 自动和交互布线 376
13.4.1 叠层的设置 376
13.4.2 自动和交互布线 378
13.4.3 检查布线结果 386
13.5 小结 386
13.6 习题 386
附录 387
F.1 Allegro的菜单、键入命令和命令解释 387
F.2 中英文术语对照表 397
猜您喜欢
