现代数字电路与逻辑设计

　　本书是一本数字电路的教学用书，共9章和一个附录，除绪论部分外，每章均配有较多的习题。书中主要论述了逻辑代数、逻辑门电路的构成及其工作原理、组合逻辑电路及逻辑设计、计算机中十进制整数的加减法运算原理、集成式双稳态触发器定量化的静态分析与部分设计、时序逻辑电路概述、一阶钟控式时序电路的完整统一逻辑设计与分析方法、数模转换器与模数转换器。在集成式双稳态触发器与钟控式一阶时序电路的相应章节中，论述了各种触发器的完整输出方程、约束方程及驱动激励表的求解问题，给出了钟控式一阶同步式时序电路和钟控式一阶异步式时序电路的统一设计方法和统一分析方法。本书可作为高等院校计算机、控制、通信、电子等专业的教学用书，也可作为有关科技人员深入学习数字逻辑的自学教程。本书前言数字逻辑（数字电路）理论是计算机科学的一门重要基础学科。它的研究内容非常广泛，主要包括数字电路或系统的分析、设计、操作、故障检测与排除及计算机模拟等问题。数字逻辑与其他较老的学科，如数学、物理等比较，是年轻的，其发展史不长。整个数字逻辑理论的发展，也是遵循理论与实践相结合的模式进行的。1847年英国的数学家乔治·布尔（GeorgeBoole）发表了《逻辑的数学分析》著作，提出了用数学分析方法表示命题陈述的逻辑结构，继而在1854年又发表了《思维规律的研究》著作，成功地将形式逻辑问题归结为一种代数运算，即布尔代数运算。1938年克劳德·香农（ClaudeEShannon）将布尔代数应用于电话继电器开关电路的设计中，从而建立了数字逻辑的理论基础。在此期间，很多科学家，如狄·摩根（DeMorgan）等人，也对布尔代数的理论建设做出了很多贡献。1946年美国制造了世界第一台电子管计算机，对数字逻辑理论的发展起到了巨大的推动作用。为了解决逻辑设计中逻辑函数的化简问题，1952年前后，维奇（Veitch）和卡诺（Karnaugh）相继提出了维奇图和卡诺图概念。1956年奎恩（Quine）和麦克拉斯基（Mecluskey）又提出了列表法化简逻辑函数问题。但多变量逻辑函数与函数组的化简问题，至今也没有理想的解决方法。1954年霍夫曼（Huffman）提出了时序电路的一般组成框图，但受当时条件所限，此组成框图的给出形式今天看来是原始和肤浅的，因而是不合适的。1956年前后，米利（Mealy）和莫尔（Moore）对时序电路又进行了分类，提出了米利型时序电路和莫尔型时序电路，并给出了设计方法。此后，在20世纪50年代后期和60年代初期，许多数字逻辑方面的专家，在时序电路的设计及检测等有关理论的建设上，均做了大量的工作。20世纪50年代形成的有限自动机理论，在近四十多年来发展也较快，国内也出版了几本有关的专著。计算机系统主要由其硬件系统和软件系统组成，二者缺一不可。在计算机硬件系统的组成中，核心部分就是一个相应的复杂数字电路系统。尽管当前微电子学的发展使数字电路能大规模或超大规模地集成化，但具体电路的设计还必须在数字逻辑有关理论的指导下进行，否则是不可思议的。当前数字逻辑理论的建设和发展，确实落后于计算机的生产与实践，因此应加强对数字逻辑理论的建设，其中也包括对传统数字逻辑中的一些概念及理论作更新和完善化处理。本书对现代数字电路与逻辑设计的主要问题作了详细的论述。但受篇幅限制，对钟控式一阶时序电路的有关部分内容和钟控式二阶与高阶时序电路的内容没能论述。本书共9章及一个附录。它们是：第0章绪论、第1章逻辑代数、第2章逻辑门电路的构成及其工作原理、第3章组合逻辑电路及逻辑设计、第4章计算机中十进制整数的加减法运算原理、第5章集成式双稳态触发器、第6章时序逻辑电路概述、第7章一阶钟控式时序电路和第8章数模转换器与模数转换器。附录A给出了钟控式同步计数器的两种设计方法与比较。限于学识水平，书中可能存在不足和谬误，敬请读者批评和指正。作者2005年5月

暂缺《现代数字电路与逻辑设计》作者简介

第0章绪论1第1章逻辑代数7
1.1逻辑变量与逻辑函数7
1.1.1逻辑变量与3种基本逻辑函数7
1.1.2一般逻辑函数的定义与真值表8
1.2逻辑代数的基本公式与逻辑方程概述10
1.2.1逻辑函数的对偶函数和反演函数10
1.2.2逻辑代数的基本公式12
1.2.3几个主要公式的代数法证明13
1.2.4更一般的狄摩根定律及用途13
1.2.5简单逻辑方程的真值表法求解14
1.3逻辑代数中的几个重要规则14
1.3.1代入规则14
1.3.2分解规则15
1.3.3对偶规则15
1.3.4反演规则16
1.4最简逻辑函数式与代数法化简16
1.4.1最简逻辑函数式16
1.4.2代数法化简逻辑函数17
1.5最小项函数与最大项函数及其有关定理18
1.5.1最小项函数与最小项型与或式18
1.5.2最大项函数与最大项型或与式19
1.5.3最小项与最大项的有关定理21
1.5.4函数展为最小项型与或式和最大项型或
与式的方法22
1.6逻辑函数的卡诺图法表示与最小项、最大项相邻组22
1.6.1卡诺图的构造方法22
1.6.2逻辑函数的卡诺图法表示24
1.6.3最小项、最大项相邻组概念及其在卡诺图上的分布26
1.6.4在卡诺图上合并最小项与最大项相邻组28
1.7正则逻辑函数的卡诺图法化简29
1.7.1逻辑函数卡诺图法化简的流程图30
1.7.2划分相邻组的规则30
1.7.3正则逻辑函数的卡诺图法化简32
现代数字电路与逻辑设计目录1.8奇异逻辑函数的卡诺图法化简34
1.8.1奇异逻辑函数的真值表法给出34
1.8.2奇异逻辑函数的数学式法给出36
1.8.3正则最小项、最大项和奇异最小项、最大项概念38
1.8.4奇异函数最小项型与或式、最大项型或与式及函数的卡诺图39
1.8.5奇异逻辑函数的卡诺图法化简41
习题43第2章逻辑门电路的构成及其工作原理53
2.1二极管的开关特性53
2.2三极管的静态特性及其等效电路55
2.2.1晶体三极管的静态特性和静态工作点55
2.2.2晶体三极管处于截止态、放大态、饱和态的条件57
2.3逻辑电路59
2.3.1逻辑电路概述59
2.3.2分立式二极管与门、或门、与或门逻辑电路60
2.3.3分立式三极管非门逻辑电路63
2.3.4分立式与非门、或非门、异或门、同或门逻辑电路63
2.3.5逻辑电路的逻辑类型65
2.4集成式TTL型与非门逻辑电路及其工作原理66
2.4.1TTL型与非门逻辑电路66
2.4.2TTL型与非门逻辑电路的负载能力69
2.5集成式TTL型集电极开路的与非门及其工作原理70
2.5.1TTL型集电极开路的与非门及其工作原理70
2.5.2多个集电极开路与非门输出端的并联操作及其逻辑功能72
2.6集成式三态输出的TTL型与非门及其应用72
2.6.1三态输出的TTL型与非门 72
2.6.2三态输出的TTL型其他门电路73
2.7集成式MOS型三极管的开关特性 73
2.7.1集成式MOS型三极管及其分类73
2.7.2N沟道增强型MOS三极管的结构及工作原理 74
2.7.3P沟道增强型MOS三极管的结构及工作原理 75
2.8集成式CMOS型逻辑门电路 76
2.8.1集成式CMOS型逻辑门电路及其分类76
2.8.2集成式CMOS型非门电路76
2.8.3集成式CMOS型与非门电路 77
2.8.4集成式CMOS型或非门电路 78
习题79第3章组合逻辑电路及逻辑设计83
3.1组合逻辑电路概述 83
3.1.1组合逻辑电路的定义及分类 83
3.1.2组合逻辑电路的学习内容 85
3.1.3组合逻辑电路分析的一般步骤 86
3.1.4组合逻辑电路设计的一般步骤 86
3.2编码器及其逻辑设计 87
3.2.1编码器概述 87
3.2.2一位八进制整数的编码器及其设计 87
3.2.3一位八进制整数的优先权编码器及其设计 89
3.2.48421BCD编码的一位十进制整数的编码器及其设计 90
3.2.58421BCD编码的一位十进制整数优先权编码器及其设计 91
3.3译码器及其逻辑设计 92
3.3.1译码器概述 92
3.3.2二进制数编码的一位八进制的译码器及其设计 92
3.3.38421BCD编码的一位十进制译码器及其设计 94
3.4显示译码器及其逻辑设计 96
3.4.1显示译码器概述 96
3.4.2显示译码器的逻辑设计 98
3.5数据选择器及其逻辑设计 101
3.5.1逻辑函数的最小项或展式101
3.5.2八选一的数据选择器 101
3.6数据分配器及其逻辑设计 102
3.6.1数据分配器概述 102
3.6.28路数据分配器的逻辑设计 103
3.7用数据选择器和译码器构成组合逻辑电路 104
3.7.1用数据选择器构成组合逻辑电路的一般方法 104
3.7.2用数据选择器构成组合逻辑电路举例 104
3.7.3用译码器构成组合逻辑电路举例 106
3.8数据比较器及其逻辑设计 107
3.8.1数据比较器概述 107
3.8.2两个一位二进制整数比较器的逻辑设计 107
3.8.3两个4位二进制整数比较器的逻辑设计 108
习题109第4章计算机中十进制整数的加减法运算原理113
4.1带符号十进制整数在机内的原码、反码和补码表示方法 113
4.1.1带符号n位二进制整数的取值范围 113
4.1.2带符号n位二进制整数的原码 113
4.1.3带符号n位二进制整数的反码 114
4.1.4带符号二进制整数的补码 115
4.1.5二进制代码的求补变换 116
4.1.6二进制代码的变补变换 116
4.1.7\[X\]原、\[X\]反、\[X\]补、\[－X\]补之间的关系 117
4.1.8小范围带符号十进制整数在计算机内的表示方法 118
4.2带符号十进制整数在机内的二进制加减法运算 118
4.2.1概述 118
4.2.2\[X\]补与\[Y\]补的加法运算 120
4.2.3\[X\]补与\[Y\]补的减法运算 122
4.3不带符号十进制整数在机内的二进制加减法运算 125
4.3.1概述 125
4.3.2不带符号十进制整数在机内的二进制加法运算 126
4.3.3不带符号十进制整数在机内的二进制减法运算 127
4.4全加减器与二元函数发生器 129
4.4.1多位二进制整数加法运算的过程 129
4.4.2全加器概念及其逻辑设计 130
4.4.3加法运算与减法运算的规则132
4.4.4全减器概念及其逻辑设计 134
4.4.5全加减器 134
4.4.6二元函数发生器及其逻辑电路135
习题 136第5章集成式双稳态触发器139
5.1双稳态触发器概述 139
5.1.1双稳态触发器的基本特点 139
5.1.2双稳态触发器的分类及其具体电路的组成方式141
5.1.3触发器课题的研究内容 143
5.2非钟控式基本RS触发器及其静态分析143
5.2.1逻辑电路及其状态方程组 144
5.2.2初始态预置和正常工作时的工作原理分析145
5.2.3逻辑功能表、输出方程和激励表 146
5.3非钟控式触发器的类型、组成、逻辑设计和静态分析150
5.3.1非钟控式RS触发器的组成、逻辑设计与静态分析 150
5.3.2非钟控式D触发器的组成、逻辑设计与静态分析 155
5.3.3非钟控式JK触发器的组成、逻辑设计与静态分析159
5.3.4非钟控式T触发器的组成、逻辑设计与静态分析 164
5.3.5关于非钟控式触发器的几点说明 168
5.4钟控式电位型RS触发器及其静态分析170
5.4.1钟控式电位型RS触发器的逻辑电路和状态方程组 170
5.4.2工作原理分析 171
5.4.3逻辑功能表、输出方程与约束方程 172
5.4.4驱动激励表 174
5.5由钟控式电位型RS触发器构成的交叉反馈式触发器 176
5.5.1钟控式电位型交叉反馈式触发器的逻辑电路与状态方程组 176
5.5.2工作原理分析 177
5.6钟控式维阻型正跳变D触发器及其静态分析 177
5.6.1逻辑电路及有关说明 178
5.6.2状态方程组和初始态预置分析 179
5.6.3正常工作时的工作原理分析 180
5.6.4逻辑功能表、输出方程与驱动激励表 182
5.7钟控式主从型负跳变RS触发器及其静态分析 186
5.7.1钟控式主从型RS触发器的逻辑电路及其状态方程组 186
5.7.2初始态预置分析与正常工作时分析 188
5.7.3输出方程、约束方程与驱动激励表 188
5.8钟控式主从型负跳变JK触发器及其静态分析 193
5.8.1钟控式主从型负跳变JK触发器的逻辑电路 193
5.8.2钟控式主从型JK触发器的输出方程与约束方程 194
5.8.3钟控式主从型JK触发器的驱动激励表 195
5.9集成电路钟控式跳变型触发器之间的相互转换 197
5.9.1触发器相互转换的关系图 197
5.9.2钟控式跳变型触发器正常工作时的输出方程和驱动激励表 198
5.9.3同种钟控式跳变型触发器之间相互转换求解的流程图 199
5.9.4钟控式维阻型正跳变触发器之间的转换 200
5.9.5钟控式主从型负跳变触发器之间的转换 202
习题202第6章时序逻辑电路概述207
6.1时序逻辑电路的分类、定义及其输入信号的各种设置情况 208
6.1.1时序逻辑电路的分类 208
6.1.2钟控式时序电路的组成及定义 208
6.1.3几个基本概念 210
6.1.4钟控式时序电路及存储网络、输出网络输入信号的设置情况 211
6.2时序逻辑电路功能的给定方法 213
6.2.1存储网络状态转移功能的给定方法 214
6.2.2输出网络功能的给定方法 218
6.2.3进位网络功能的给定方法 222
6.3钟控式时序逻辑电路分析和设计的一般步骤 223
6.3.1钟控式时序逻辑电路分析的一般步骤 223
6.3.2钟控式时序逻辑电路设计的一般步骤 224
习题225第7章一阶钟控式时序电路227
7.1钟控式存储网络的类型及一阶钟控式存储网络的逻辑设计 227
7.1.1钟控式存储网络的组成及有关概念 227
7.1.2钟控式存储网络的类型 231
7.1.3一阶钟控式不带支链直线型存储网络设计举例 231
7.1.4一阶钟控式带支链直线型存储网络设计举例 236
7.1.5一阶钟控式不带支链单环型存储网络设计举例239
7.1.6一阶钟控式带支链单环型存储网络设计举例 242
7.1.7几点说明 245
7.2钟控式计数器概述 245
7.2.1计数器的定义、分类及一般组成框图 245
7.2.2计数器设计问题的提法及其一般设计步骤 247
7.2.3钟控式跳变型触发器组的选定 247
7.2.4计数状态转移表的类型 248
7.3二进制数编码的一位2k进制计数器的逻辑设计 249
7.3.1驱动函数的设计 250
7.3.2激励函数的设计 252
7.3.3初始态非钟控式预置函数设计 255
7.3.4进位函数的设计 256
7.3.5计数器的设计方程组与相应的逻辑电路 258
7.48421编码的钟控式一位十进制计数器的逻辑设计 259
7.4.1驱动函数的设计 260
7.4.2同步驱动条件下激励函数的求解 262
7.4.3异步驱动条件下激励函数的求解 264
7.4.4计数器的初始态预置函数设计 265
7.4.5计数器的进位函数设计 265
7.4.6计数器的设计方程组及其逻辑电路 266
7.4.7关于一位十进制计数器设计的几点说明 267
7.5钟控式跳变型一位N进制计数器的工作原理分析 267
7.5.1计数器工作原理分析的流程图 268
7.5.2各种钟控式跳变型触发器的输出功能表 268
7.5.3驱动激励表法分析同步式计数器工作原理举例 270
7.5.4驱动激励表法分析异步式计数器工作原理举例 271
7.5.5输出方程法分析钟控式计数器工作原理举例 273
7.6初始态预置错误时的分析和自启动型计数器的逻辑设计 276
7.6.1计数器初始态预置错误时的工作原理分析 276
7.6.2自启动型钟控式一位N进制计数器的逻辑设计举例 278
7.7组合式计数器及其逻辑设计 280
7.7.1组合式计数器概念 280
7.7.2组合式N进制计数器设计的一般步骤 281
7.7.3组合式计数器的级数和计数值的计算式281
7.7.4几种常用小进制数计数器的设计 282
7.7.5组合式N进制计数器设计举例 287
7.7.6关于组合式计数器的几点说明 289
7.8钟控式信号序列发生器及其逻辑设计 289
7.8.1信号序列发生器的定义、分类及一般组成框图289
7.8.2钟控式信号序列发生器逻辑设计的一般步骤 290
7.8.3不带过渡码单变量信号序列发生器设计举例 291
7.8.4带过渡码单变量信号序列发生器设计举例 295
7.8.5不带过渡码多变量信号序列发生器设计举例 298
习题302第8章数模转换器与模数转换器311
8.1概述 311
8.1.1用计算机控制模拟量系统的组成框图 311
8.1.2数模转换器与模数转换器的主要技术指标311
8.1.3数模转换器的分类 312
8.1.4模数转换器的分类 312
8.2T型电阻式的数模转换器 312
8.2.14位T型电阻式数模转换器的电路图与工作原理 313
8.2.2N位T型电阻式数模转换器的电路图与工作原理 314
8.2.3T型电阻式数模转换器的转换速度 315
8.3逐次逼近式模数转换器 315
8.3.1逐次逼近式模数转换器的组成框图 315
8.3.2逐次逼近式模数转换器工作原理的一般说明 316
8.3.33位逐次逼近式模数转换器的电路图及工作原理 317
8.3.43位逐次逼近式模数转换器的设计 319
8.3.5n位逐次逼近式寄存器的设计方程组与逻辑电路 323
习题323附录A钟控式同步计数器的两种设计方法与比较 325参考文献333