书籍详情
TMS320C28X系列DSP的CPU与外设（上）
作者：（美）Texas Instruments Incorporated著；张卫宁编译
出版社：清华大学出版社
出版时间：2004-09-01
ISBN：9787302085928
定价：¥32.00
购买这本书可以去
内容简介
TIDSP系列中文手册。本书详细介绍了TMS320C28X系列数字信号处理器（DSP）的总体结构、CPU内核和存储器映像，并介绍了C28X的寻址方式及汇编语言、时钟和系统控制、片内外设的中断扩展和引导ROM、仿真特性等。本上层可供高等学校电子、通信、计算机、自动控制和电力电子技术等专业的高年级本科生及研究生作为教科书或参考书，也可作为各领域中从事信号处理、控制和电力电子技术的科研及技术人员的参考书籍。
作者简介
暂缺《TMS320C28X系列DSP的CPU与外设（上）》作者简介
目录
第1章芯片结构及性能概述
1.1TMS320C28x系列芯片的结构及性能
1.2引脚分布及引脚功能
第2章中央处理单元CPU
2.1CPU概述
2.1.1同其他TMS320C2000CPUs的兼容性
2.1.2CPU的组成
2.1.3CPU的主要特性
2.1.4仿真逻辑
2.1.5CPU的信号
2.2CPU的结构及总线
2.2.1CPU结构
2.2.2地址和数据总线
2.3CPU的寄存器阵列
2.3.1累加器(ACC、.AH、AL)
2.3.2被乘数寄存器(XT)
2.3.3结果寄存器(P、PH、PL)
2.3.4数据页指针(DP)
2.3.5堆栈指针(SP)
2.3.6辅助寄存器(XAR0~XAR7、AR0-AR7)
2.3.7程序计数器(PC)
2.3.8返回程序寄存器(RPC)
2.3.9中断控制寄存器(1FR、IER、DBGIER)
2.3.10状态寄存器(ST0)
2.3.11状态寄存器(STl)
2.4程序流
2.4.1中断
2.4.2分支、调用及返回
2.4.3单个指令的重复执行
2.4.4指令流水线
2.5乘法操作
2.5.116位x16位的乘法
2.5.232位x32位的乘法
2.6移位操作
第3章CPU的中断系统和复位
3.1CPU中断概述
3.2CPU中断向量和优先级
3.3可屏蔽中断
3.3.1中断标志寄存器(1FR)
3.3.2中断使能寄存器(1ER)和调试中断使能寄存器(DBGIER)
3.3.3可屏蔽中断的标准操作
3.4非屏蔽中断
3.4.11NTR指令
3.4.2TRAP指令
3.4.3非屏蔽硬件中断
3.5非法指令陷阱
3.6硬件复位
第4章流水线
4.1指令流水线
4.1.1减弱流水线段
4.1.2取指令机制
4.1.3地址计数器FC、IC和PC
4.2可视流水线操作
4.3流水线活动的冻结
4.3.1等待状态
4.3.2指令无用状态
4.4流水线的保护
4.4.1对同一数据空间进行读写时的保护
4.4.2保护寄存器冲突
4.5非保护流水线冲突的避免
4.5.1非保护的程序空间读和写
4.5.2对影响另一存储单元的单元进行读写
4.5.3写操作后的读保护模式
第5章存储器映像
5.1片内程序／数据存储器[1112]
5.2片内Flash和OTP存储器
5.2.1Hash存储器和OTP存储器
5.2.2Flash和OTP存储器的电源模式
5.2.3Hash流水线模式
5.2.4Flash和OTP的寄存器
5.3代码安全模块(CSM)
5.3.1功能说明
5.3.2CSM对其他片内资源的影响
5.3.3用户应用程序中的合并代码安全性
5.3.4保护安全逻辑要做的和不要做的(DosandDon'ts)
5.3.5CSM特点总结
5.4片外存储器及外部接口XINTF
5.4.1功能说明
5.4.2XINTF配置综述
5.4.3建立、激活及跟踪状态的配置
5.4.4XINTF寄存器
5.4.5信号说明
5.4.6波形
5.4.7外部DMA支持(XHOLD、XHOLDA)
5.5各存储器映像区域的等待状态"j
第6章C28x的寻址方式及汇编语言简介
6.1寻址方式
6.2寻址方式选择位(AMODE)
6.3汇编器／编译器对AMODE位的跟踪
6.4直接寻址方式(DP)
6.5堆栈寻址方式(SP)
6.6间接寻址方式
6.6.1C28x的间接寻址方式(XAR0一XAR7)
6.6.2C2xLP的间接寻址方式(ARP、XAR0一XAR7).，
6.6.3循环间接寻址方式(XAR6、XARl))
6.7寄存器寻址方式
6.7.132位寄存器寻址方式
6.7.216位寄存器寻址方式
6.8数据／程序／IO空间立即寻址方式
6.9程序空间间接寻址方式
6.10字节寻址方式
6.1132位操作的定位
6.12C28x汇编语言简介
第7章时钟和系统控制
7.1时钟和系统控制
7.2振荡器OSC和锁相环PLL时钟模块
7.2.1基于PLL的时钟模块
7.2.2外部参考振荡器时钟选择
7.3低功耗方式模块
7.4看门狗模块
7.4.1有关寄存器
7.4.2仿真需要考虑的事项
第8章片内外设的中断扩展(PIE)
8.1PIE控制器概述
8.2向量表映像
8.3中断源
8.3.1多通道中断处理过程
8.3.2使能和禁止多通道外设中断
8.3.3从外设到CPU的多通道中断请求流程
8.3.4PIE向量表
8.4PIE配置寄存器
8.5PIE中断寄存器
8.6外部中断控制寄存器
第9章引导ROM及引导装载器功能
9.1引导ROM概述
9.1.1在引导ROM中XMPNMC的作用
9.1.2片内ROM介绍
9.2引导ROM版本和求和校验信息
9.3CPU向量表
9.4引导装载器(Bootloader)特性
9.4.1Bootloader操作过程
9.4.2Bootloader设置
9.4.3Bootloader模式
9.4.4Bootloader数据流结构
9.4.58位模式源程序数据流的通用结构
9.4.6基本的数据传输过程
9.4.7初始化引导汇编程序(1nitBoot)
9.4.8引导模式选择函数(SelectBootMode)
9.4.9SCI引导函数(SCI_Boot)
9.4.10并行引导函数(Parallel_Boot)
9.4.11SH引导函数(SPI_Boot)
9.4.12退出引导汇编程序(ExitBoot)
9.5建立引导表
9.6Boofioader代码列表
第10章仿真特性
10.1仿真特性概括
10.2调试接口
10.3调试术语
10.4控制方式
10.4.1停止方式
10.4.2实时方式
10.4.3停止方式和实时方式总结
10.5异常中断和ABORTI指令
10.6DT-DMA机制
10.7分析断点、观察点和计数器
10.7.1分析断点
10.7.2观察点
10.7.3基准计数器／事件计数器
10.7.4典型的分析单元结构
10.8数据记录(DataLogging)
10.8.1产生数据记录传送缓冲器
10.8.2正确访问仿真寄存器
10.8.3数据记录中断(DLOGINT)
10.8.4数据记录举例
10.9共享分析资源
10.10诊断和恢复
1.1TMS320C28x系列芯片的结构及性能
1.2引脚分布及引脚功能
第2章中央处理单元CPU
2.1CPU概述
2.1.1同其他TMS320C2000CPUs的兼容性
2.1.2CPU的组成
2.1.3CPU的主要特性
2.1.4仿真逻辑
2.1.5CPU的信号
2.2CPU的结构及总线
2.2.1CPU结构
2.2.2地址和数据总线
2.3CPU的寄存器阵列
2.3.1累加器(ACC、.AH、AL)
2.3.2被乘数寄存器(XT)
2.3.3结果寄存器(P、PH、PL)
2.3.4数据页指针(DP)
2.3.5堆栈指针(SP)
2.3.6辅助寄存器(XAR0~XAR7、AR0-AR7)
2.3.7程序计数器(PC)
2.3.8返回程序寄存器(RPC)
2.3.9中断控制寄存器(1FR、IER、DBGIER)
2.3.10状态寄存器(ST0)
2.3.11状态寄存器(STl)
2.4程序流
2.4.1中断
2.4.2分支、调用及返回
2.4.3单个指令的重复执行
2.4.4指令流水线
2.5乘法操作
2.5.116位x16位的乘法
2.5.232位x32位的乘法
2.6移位操作
第3章CPU的中断系统和复位
3.1CPU中断概述
3.2CPU中断向量和优先级
3.3可屏蔽中断
3.3.1中断标志寄存器(1FR)
3.3.2中断使能寄存器(1ER)和调试中断使能寄存器(DBGIER)
3.3.3可屏蔽中断的标准操作
3.4非屏蔽中断
3.4.11NTR指令
3.4.2TRAP指令
3.4.3非屏蔽硬件中断
3.5非法指令陷阱
3.6硬件复位
第4章流水线
4.1指令流水线
4.1.1减弱流水线段
4.1.2取指令机制
4.1.3地址计数器FC、IC和PC
4.2可视流水线操作
4.3流水线活动的冻结
4.3.1等待状态
4.3.2指令无用状态
4.4流水线的保护
4.4.1对同一数据空间进行读写时的保护
4.4.2保护寄存器冲突
4.5非保护流水线冲突的避免
4.5.1非保护的程序空间读和写
4.5.2对影响另一存储单元的单元进行读写
4.5.3写操作后的读保护模式
第5章存储器映像
5.1片内程序／数据存储器[1112]
5.2片内Flash和OTP存储器
5.2.1Hash存储器和OTP存储器
5.2.2Flash和OTP存储器的电源模式
5.2.3Hash流水线模式
5.2.4Flash和OTP的寄存器
5.3代码安全模块(CSM)
5.3.1功能说明
5.3.2CSM对其他片内资源的影响
5.3.3用户应用程序中的合并代码安全性
5.3.4保护安全逻辑要做的和不要做的(DosandDon'ts)
5.3.5CSM特点总结
5.4片外存储器及外部接口XINTF
5.4.1功能说明
5.4.2XINTF配置综述
5.4.3建立、激活及跟踪状态的配置
5.4.4XINTF寄存器
5.4.5信号说明
5.4.6波形
5.4.7外部DMA支持(XHOLD、XHOLDA)
5.5各存储器映像区域的等待状态"j
第6章C28x的寻址方式及汇编语言简介
6.1寻址方式
6.2寻址方式选择位(AMODE)
6.3汇编器／编译器对AMODE位的跟踪
6.4直接寻址方式(DP)
6.5堆栈寻址方式(SP)
6.6间接寻址方式
6.6.1C28x的间接寻址方式(XAR0一XAR7)
6.6.2C2xLP的间接寻址方式(ARP、XAR0一XAR7).，
6.6.3循环间接寻址方式(XAR6、XARl))
6.7寄存器寻址方式
6.7.132位寄存器寻址方式
6.7.216位寄存器寻址方式
6.8数据／程序／IO空间立即寻址方式
6.9程序空间间接寻址方式
6.10字节寻址方式
6.1132位操作的定位
6.12C28x汇编语言简介
第7章时钟和系统控制
7.1时钟和系统控制
7.2振荡器OSC和锁相环PLL时钟模块
7.2.1基于PLL的时钟模块
7.2.2外部参考振荡器时钟选择
7.3低功耗方式模块
7.4看门狗模块
7.4.1有关寄存器
7.4.2仿真需要考虑的事项
第8章片内外设的中断扩展(PIE)
8.1PIE控制器概述
8.2向量表映像
8.3中断源
8.3.1多通道中断处理过程
8.3.2使能和禁止多通道外设中断
8.3.3从外设到CPU的多通道中断请求流程
8.3.4PIE向量表
8.4PIE配置寄存器
8.5PIE中断寄存器
8.6外部中断控制寄存器
第9章引导ROM及引导装载器功能
9.1引导ROM概述
9.1.1在引导ROM中XMPNMC的作用
9.1.2片内ROM介绍
9.2引导ROM版本和求和校验信息
9.3CPU向量表
9.4引导装载器(Bootloader)特性
9.4.1Bootloader操作过程
9.4.2Bootloader设置
9.4.3Bootloader模式
9.4.4Bootloader数据流结构
9.4.58位模式源程序数据流的通用结构
9.4.6基本的数据传输过程
9.4.7初始化引导汇编程序(1nitBoot)
9.4.8引导模式选择函数(SelectBootMode)
9.4.9SCI引导函数(SCI_Boot)
9.4.10并行引导函数(Parallel_Boot)
9.4.11SH引导函数(SPI_Boot)
9.4.12退出引导汇编程序(ExitBoot)
9.5建立引导表
9.6Boofioader代码列表
第10章仿真特性
10.1仿真特性概括
10.2调试接口
10.3调试术语
10.4控制方式
10.4.1停止方式
10.4.2实时方式
10.4.3停止方式和实时方式总结
10.5异常中断和ABORTI指令
10.6DT-DMA机制
10.7分析断点、观察点和计数器
10.7.1分析断点
10.7.2观察点
10.7.3基准计数器／事件计数器
10.7.4典型的分析单元结构
10.8数据记录(DataLogging)
10.8.1产生数据记录传送缓冲器
10.8.2正确访问仿真寄存器
10.8.3数据记录中断(DLOGINT)
10.8.4数据记录举例
10.9共享分析资源
10.10诊断和恢复
猜您喜欢
