书籍详情
Blackfin系列DSP原理与系统设计
作者：陈峰编著
出版社：电子工业出版社
出版时间：2004-01-01
ISBN：9787505392861
定价：¥30.00
购买这本书可以去
内容简介
Blackfin DSP是ADI与Intel联合开发的体现高性能体系结构的首款第四代定点DSP产品。在其系列产品中，最高时钟频率为600 MHz，峰值处理能力为1.2 GMIPS。本书共分8章，主要介绍了Blackfin系列芯片的结构、特点、接口功能、软件编程等内容，并以视频应用为实例介绍了一些使用方法，同时给出了几个用于MPEG-4算法中的典型函数的优化实例。本书可供从事信号处理的科研和工程技术人员阅读参考，也可作为信息与信号处理、通信等相关专业的研究生、高年级本科生的参考教材。
作者简介
暂缺《Blackfin系列DSP原理与系统设计》作者简介
目录
第1章 数字信号处理和DSP
1.1 数字信号处理的发展
1.2 DSP在信号处理中的应用
1.3 DSP芯片的特点
1.4 Blackfin系列DSP
1.4.1 Blackfin DSP结构综述
1.4.2 Blackfin ADSP-BF535
1.4.3 Blackfin ADSP-BF531
1.4.4 Blackfin ADSP-BF532
1.4.5 Blackfin ADSP-BF533
1.4.6 开发工具
第2章 Blackfin DSP内部结构
2.1 Blackfin DSP内核结构
2.1.1 Blackfin DSP的内核结构概述
2.1.2 寄存器组
2.1.3 算术逻辑单元（ALU）
2.1.4 乘法-累加器（乘法器）
2.1.5 桶形移位器
2.2 存储器
2.2.1 内存结构
2.2.2 片内存储器
2.3 片内总线
2.3.1 内部接口
2.3.2 Blackfin DSP内部时钟
2.3.3 内核概述
2.3.4 系统概述
2.3.5 系统接口
2.4 程序控制器
2.4.1 概述
2.4.2 相关的寄存器
2.4.3 指令流水线
2.4.4 程序流的控制
2.5 中断
2.5.1 概述
2.5.2 系统中断过程
2.5.3 中断控制寄存器
2.5.4 事件控制器的寄存器
2.5.5 中断的全局禁止和使能
2.5.6 事件向量表
2.5.7 硬件错误中断
2.5.8 中断服务
2.5.9 中断的嵌套
第3章 Blackfin硬件开发和主要外设
3.1 外部总线
3.1.1 概述
3.1.2 外部总线框图
3.1.3 内部存储器接口
3.1.4 EBIU仲裁
3.1.5 外部存储器接口
3.1.6 EBIU编程模板
3.1.7 出错检测
3.1.8 异步存储器接口
3.1.9 SDRAM控制器（SDC）
3.2 DMA
3.2.1 概述
3.2.2 基于描述符的DMA传送
3.2.3 基于自动缓冲的DMA
3.2.4 外设DMA寄存器列表
3.2.5 存储器DMA（MemDMA）
3.2.6 DMA中止条件
3.2.7 DMA总线错误条件
3.2.8 BF531/2/3的DMA特点
3.3 TIMER
3.3.1 概述
3.3.2 通用定时器
3.3.3 定时器模式
3.3.4 内核定时器
3.3.5 看门狗定时器
3.4 SPI
3.4.1 概述
3.4.2 接口信号
3.4.3 SPI中断
3.4.4 SPI寄存器
3.4.5 SPI传输格式
3.4.6 SPI通用操作
3.4.7 错误信号和标志
3.4.8 SPI传送的开始和结束
3.5 SPORT
3.5.1 概述
3.5.2 SPORT的常见操作
3.5.3 SPORT的禁止
3.5.4 SPORT的模式设置
3.5.5 时钟和帧同步频率
3.5.6 时钟信号选择
3.5.7 帧同步选择
3.5.8 多通道操作
3.5.9 数据在SPORT和存储器间的移动
3.5.10 对标准协议的支持
3.6 UART
3.6.1 概述
3.6.2 串行通信
3.6.3 非DMA模式
3.6.4 DMA模式
3.6.5 混合模式
3.6.6 IrDA模式
3.7 USB
3.7.1 概述
3.7.2 USB结构
3.7.3 功能和模式
3.7.4 相关寄存器
3.7.5 中断
3.7.6 USB编程模式
3.8 PCI（外围部件互连）
3.8.1 概述
3.8.2 PCI总线标准
3.8.3 PCI设备功能
3.8.4 PCI主机功能
3.8.5 处理器核对PCI空间的访问
3.8.6 外部PCI要求
3.8.7 设备模式操作
3.8.8 主机模式操作
3.8.9 输出配置
3.8.10 复位和相应控制
3.8.11 中断和相应控制
3.8.12 PCI编程模式
3.8.13 系统MMR控制和状态寄存器
3.8.14 配置空间控制和状态寄存器
3.8.15 PCI I/O接口
3.8.16 反射波开关
3.8.17 上电顺序
3.8.18 PCI时钟要求
3.9 PPI
3.9.1 PPI存储-映射寄存器
3.9.2 ITU-656 简介
3.9.3 PPI的工作模式
3.9.4 DMA操作
3.10 BOOT
3.10.1 引导模式设定
3.10.2 引导过程
3.11 PLL
3.11.1 时钟系统概述
3.11.2 锁相环与时钟控制
3.11.3 PLL时钟倍频比
3.11.4 PLL存储器映像寄存器（MMR）
3.12 动态电源管理
3.12.1 动态电源管理控制器
3.12.2 运行方式
3.12.3 运行方式的切换
3.12.4 外设的定时
3.12.5 动态电源电压控制
3.13 工作模式设定
3.13.1 概述
3.13.2 用户模式
3.13.3 监控模式
3.13.4 仿真模式
3.13.5 空闲状态
3.13.6 复位状态
3.13.7 系统复位和上电设置
3.14 可编程端口
3.14.1 概述
3.14.2 可编程标志存储器映射寄存器（MMR）
3.15 硬件设计
3.15.1 概述
3.15.2 管脚处理
3.15.3 DSP复位
3.15.4 DSP引导
3.15.5 DSP时钟管理
3.15.6 中断配置和服务
3.15.7 信号量
3.15.8 PCI仲裁
3.15.9 USB设备连接
3.15.10 外部存储器设计
3.15.11 高频设计
第4章 Blackfin指令集
4.1 Blackfin指令说明
4.1.1 语法约定
4.1.2 记法约定
4.1.3 术语表
4.2 程序流程控制指令
4.2.1 跳转指令
4.2.2 条件跳转指令
4.2.3 调用和返回指令
4.2.4 循环指令
4.3 加载/存储（LOAD/STORE）指令
4.3.1 加载（LOAD）指令
4.3.2 存储（STORE）指令
4.4 寄存器数据转移（MOVE）指令
4.4.1 寄存器数据转移指令
4.4.2 扩展半个字到一个字的数据转移
4.5 栈控制指令
4.5.1 进栈指令
4.5.2 出栈指令
4.5.3 连接和撤销连接指令
4.6 逻辑运算指令
4.6.1 逻辑与指令
4.6.2 逻辑非指令
4.6.3 逻辑或指令
4.6.4 逻辑异或指令
4.6.5 位方式异或指令
4.7 移位指令
4.7.1 算术移位
4.7.2 逻辑移位
4.7.3 加后移位
4.7.4 移位后加
4.7.5 循环移位
4.8 算术运算指令
4.8.1 绝对值指令
4.8.2 加法指令
4.8.3 减法指令
4.8.4 乘法指令
4.8.5 除法指令
4.8.6 最大值最小值指令
4.8.7 取补指令
4.8.8 舍入指令
4.8.9 指数检测指令
4.8.10 饱和指令
4.8.11 符号位指令
4.9 位操作指令
4.9.1 位清除指令
4.9.2 位设置指令
4.9.3 位翻转指令
4.9.4 位测试指令
4.9.5 存放指令
4.9.6 位提取指令
4.9.7 位复用指令
4.9.8 ONES指令（统计寄存器中1的个数）
4.10 控制代码位（CC）操作指令
4.10.1 比较数据寄存器、指针、累加器指令
4.10.2 取补CC指令
4.10.3 传送CC指令
4.11 外部事件操作指令
4.11.1 空闲指令
4.11.2 内核同步指令
4.11.3 系统同步指令
4.11.4 强制仿真指令
4.11.5 中断禁止指令
4.11.6 中断允许指令
4.11.7 空指令
4.12 高速缓存（CACHE）控制指令
4.12.1 数据缓存预取指令
4.12.2 数据缓存刷新指令
4.12.3 数据缓存行刷新和无效指令
4.12.4 指令缓存无效指令
4.13 视频像素操作指令
4.13.1 ALIGN8, ALIGN16, ALIGN24
4.13.2 禁止校正异常指令
4.13.3 双16位累加器加法提取指令
4.13.4 BYTEOP1P（4个8位数求平均值，结果仍是Byte）
4.13.5 BYTEOP2P（4个8位数求平均值，结果是半字）
4.13.6 BYTEOP3P (双16位Add / Clip)
4.13.7 BYTEOP16P（4个8位数相加）
4.13.8 BYTEOP16M（4个8位数相减）
4.13.9 SAA（4个8位数相减取绝对值累加）
4.13.10 BYTEPACK（4个8位数打包）
4.13.11 BYTEUNPACK（4个8位数解包）
第5章 Visual DSP++
5.1 Visual DSP++总体介绍
5.1.1 Visual DSP简单介绍
5.1.2 开发环境
5.2 C/C++编译器
5.2.1 在命令行运行编译器
5.2.2 在Visual DSP++中指定编译器选项
5.2.3 优化控制
5.3 汇编与预处理
5.3.1 汇编器
5.3.2 预处理器
5.4 链接器
5.4.1 链接过程概述
5.4.2 链接文件
5.4.3 链接器参数选择
5.4.4 专家链接器
5.5 加载器
5.5.1 从命令行运行加载器
5.5.2 加载器命令行参数开关
5.5.3 从Visual DSP++配置加载器
第6章 软件编程
6.1 汇编编译器
6.1.1 汇编概要
6.1.2 支持C结构的汇编器
6.1.3 汇编语法
6.2 C编译器
6.2.1 C/C++编译器简介
6.2.2 数据类型存储长度
6.2.3 C/C++编译语言扩展
6.3 预处理命令
6.3.1 头文件
6.3.2 宏的编写
6.3.3 条件汇编和编译
6.4 C代码优化
6.5 C与汇编混合编程
6.5.1 C/C++和汇编混合命名规则
6.5.2 C运行环境下寄存器的使用
6.5.3 参数传递和局部堆栈存储分配——LINK和UNLINK指令
6.5.4 在C/C++程序中调用汇编子程序
6.5.5 在汇编程序中调用C/C++函数
第7章 Visual DSP++内核
7.1 操作系统内核
7.1.1 内核的作用
7.1.2 调度
7.2 VDK的组成
7.2.1 线程
7.2.2 调度
7.2.3 中断服务例行程序
7.3 VDK程序的开发
第8章 开发实例——MPEG-4编码
8.1 MPEG-4编码介绍
8.1.1 MPEG-4视频压缩方法简介
8.1.2 DCT和IDCT
8.1.3 量化
8.1.4 运动估计
8.1.5 熵编码
8.2 代码实例
8.2.1 PADDING代码的编写和优化
8.2.2 DCT变换代码的编写和优化
8.2.3 运动矢量预测
8.2.4 SAD最小搜索
参考文献
1.1 数字信号处理的发展
1.2 DSP在信号处理中的应用
1.3 DSP芯片的特点
1.4 Blackfin系列DSP
1.4.1 Blackfin DSP结构综述
1.4.2 Blackfin ADSP-BF535
1.4.3 Blackfin ADSP-BF531
1.4.4 Blackfin ADSP-BF532
1.4.5 Blackfin ADSP-BF533
1.4.6 开发工具
第2章 Blackfin DSP内部结构
2.1 Blackfin DSP内核结构
2.1.1 Blackfin DSP的内核结构概述
2.1.2 寄存器组
2.1.3 算术逻辑单元（ALU）
2.1.4 乘法-累加器（乘法器）
2.1.5 桶形移位器
2.2 存储器
2.2.1 内存结构
2.2.2 片内存储器
2.3 片内总线
2.3.1 内部接口
2.3.2 Blackfin DSP内部时钟
2.3.3 内核概述
2.3.4 系统概述
2.3.5 系统接口
2.4 程序控制器
2.4.1 概述
2.4.2 相关的寄存器
2.4.3 指令流水线
2.4.4 程序流的控制
2.5 中断
2.5.1 概述
2.5.2 系统中断过程
2.5.3 中断控制寄存器
2.5.4 事件控制器的寄存器
2.5.5 中断的全局禁止和使能
2.5.6 事件向量表
2.5.7 硬件错误中断
2.5.8 中断服务
2.5.9 中断的嵌套
第3章 Blackfin硬件开发和主要外设
3.1 外部总线
3.1.1 概述
3.1.2 外部总线框图
3.1.3 内部存储器接口
3.1.4 EBIU仲裁
3.1.5 外部存储器接口
3.1.6 EBIU编程模板
3.1.7 出错检测
3.1.8 异步存储器接口
3.1.9 SDRAM控制器（SDC）
3.2 DMA
3.2.1 概述
3.2.2 基于描述符的DMA传送
3.2.3 基于自动缓冲的DMA
3.2.4 外设DMA寄存器列表
3.2.5 存储器DMA（MemDMA）
3.2.6 DMA中止条件
3.2.7 DMA总线错误条件
3.2.8 BF531/2/3的DMA特点
3.3 TIMER
3.3.1 概述
3.3.2 通用定时器
3.3.3 定时器模式
3.3.4 内核定时器
3.3.5 看门狗定时器
3.4 SPI
3.4.1 概述
3.4.2 接口信号
3.4.3 SPI中断
3.4.4 SPI寄存器
3.4.5 SPI传输格式
3.4.6 SPI通用操作
3.4.7 错误信号和标志
3.4.8 SPI传送的开始和结束
3.5 SPORT
3.5.1 概述
3.5.2 SPORT的常见操作
3.5.3 SPORT的禁止
3.5.4 SPORT的模式设置
3.5.5 时钟和帧同步频率
3.5.6 时钟信号选择
3.5.7 帧同步选择
3.5.8 多通道操作
3.5.9 数据在SPORT和存储器间的移动
3.5.10 对标准协议的支持
3.6 UART
3.6.1 概述
3.6.2 串行通信
3.6.3 非DMA模式
3.6.4 DMA模式
3.6.5 混合模式
3.6.6 IrDA模式
3.7 USB
3.7.1 概述
3.7.2 USB结构
3.7.3 功能和模式
3.7.4 相关寄存器
3.7.5 中断
3.7.6 USB编程模式
3.8 PCI（外围部件互连）
3.8.1 概述
3.8.2 PCI总线标准
3.8.3 PCI设备功能
3.8.4 PCI主机功能
3.8.5 处理器核对PCI空间的访问
3.8.6 外部PCI要求
3.8.7 设备模式操作
3.8.8 主机模式操作
3.8.9 输出配置
3.8.10 复位和相应控制
3.8.11 中断和相应控制
3.8.12 PCI编程模式
3.8.13 系统MMR控制和状态寄存器
3.8.14 配置空间控制和状态寄存器
3.8.15 PCI I/O接口
3.8.16 反射波开关
3.8.17 上电顺序
3.8.18 PCI时钟要求
3.9 PPI
3.9.1 PPI存储-映射寄存器
3.9.2 ITU-656 简介
3.9.3 PPI的工作模式
3.9.4 DMA操作
3.10 BOOT
3.10.1 引导模式设定
3.10.2 引导过程
3.11 PLL
3.11.1 时钟系统概述
3.11.2 锁相环与时钟控制
3.11.3 PLL时钟倍频比
3.11.4 PLL存储器映像寄存器（MMR）
3.12 动态电源管理
3.12.1 动态电源管理控制器
3.12.2 运行方式
3.12.3 运行方式的切换
3.12.4 外设的定时
3.12.5 动态电源电压控制
3.13 工作模式设定
3.13.1 概述
3.13.2 用户模式
3.13.3 监控模式
3.13.4 仿真模式
3.13.5 空闲状态
3.13.6 复位状态
3.13.7 系统复位和上电设置
3.14 可编程端口
3.14.1 概述
3.14.2 可编程标志存储器映射寄存器（MMR）
3.15 硬件设计
3.15.1 概述
3.15.2 管脚处理
3.15.3 DSP复位
3.15.4 DSP引导
3.15.5 DSP时钟管理
3.15.6 中断配置和服务
3.15.7 信号量
3.15.8 PCI仲裁
3.15.9 USB设备连接
3.15.10 外部存储器设计
3.15.11 高频设计
第4章 Blackfin指令集
4.1 Blackfin指令说明
4.1.1 语法约定
4.1.2 记法约定
4.1.3 术语表
4.2 程序流程控制指令
4.2.1 跳转指令
4.2.2 条件跳转指令
4.2.3 调用和返回指令
4.2.4 循环指令
4.3 加载/存储（LOAD/STORE）指令
4.3.1 加载（LOAD）指令
4.3.2 存储（STORE）指令
4.4 寄存器数据转移（MOVE）指令
4.4.1 寄存器数据转移指令
4.4.2 扩展半个字到一个字的数据转移
4.5 栈控制指令
4.5.1 进栈指令
4.5.2 出栈指令
4.5.3 连接和撤销连接指令
4.6 逻辑运算指令
4.6.1 逻辑与指令
4.6.2 逻辑非指令
4.6.3 逻辑或指令
4.6.4 逻辑异或指令
4.6.5 位方式异或指令
4.7 移位指令
4.7.1 算术移位
4.7.2 逻辑移位
4.7.3 加后移位
4.7.4 移位后加
4.7.5 循环移位
4.8 算术运算指令
4.8.1 绝对值指令
4.8.2 加法指令
4.8.3 减法指令
4.8.4 乘法指令
4.8.5 除法指令
4.8.6 最大值最小值指令
4.8.7 取补指令
4.8.8 舍入指令
4.8.9 指数检测指令
4.8.10 饱和指令
4.8.11 符号位指令
4.9 位操作指令
4.9.1 位清除指令
4.9.2 位设置指令
4.9.3 位翻转指令
4.9.4 位测试指令
4.9.5 存放指令
4.9.6 位提取指令
4.9.7 位复用指令
4.9.8 ONES指令（统计寄存器中1的个数）
4.10 控制代码位（CC）操作指令
4.10.1 比较数据寄存器、指针、累加器指令
4.10.2 取补CC指令
4.10.3 传送CC指令
4.11 外部事件操作指令
4.11.1 空闲指令
4.11.2 内核同步指令
4.11.3 系统同步指令
4.11.4 强制仿真指令
4.11.5 中断禁止指令
4.11.6 中断允许指令
4.11.7 空指令
4.12 高速缓存（CACHE）控制指令
4.12.1 数据缓存预取指令
4.12.2 数据缓存刷新指令
4.12.3 数据缓存行刷新和无效指令
4.12.4 指令缓存无效指令
4.13 视频像素操作指令
4.13.1 ALIGN8, ALIGN16, ALIGN24
4.13.2 禁止校正异常指令
4.13.3 双16位累加器加法提取指令
4.13.4 BYTEOP1P（4个8位数求平均值，结果仍是Byte）
4.13.5 BYTEOP2P（4个8位数求平均值，结果是半字）
4.13.6 BYTEOP3P (双16位Add / Clip)
4.13.7 BYTEOP16P（4个8位数相加）
4.13.8 BYTEOP16M（4个8位数相减）
4.13.9 SAA（4个8位数相减取绝对值累加）
4.13.10 BYTEPACK（4个8位数打包）
4.13.11 BYTEUNPACK（4个8位数解包）
第5章 Visual DSP++
5.1 Visual DSP++总体介绍
5.1.1 Visual DSP简单介绍
5.1.2 开发环境
5.2 C/C++编译器
5.2.1 在命令行运行编译器
5.2.2 在Visual DSP++中指定编译器选项
5.2.3 优化控制
5.3 汇编与预处理
5.3.1 汇编器
5.3.2 预处理器
5.4 链接器
5.4.1 链接过程概述
5.4.2 链接文件
5.4.3 链接器参数选择
5.4.4 专家链接器
5.5 加载器
5.5.1 从命令行运行加载器
5.5.2 加载器命令行参数开关
5.5.3 从Visual DSP++配置加载器
第6章 软件编程
6.1 汇编编译器
6.1.1 汇编概要
6.1.2 支持C结构的汇编器
6.1.3 汇编语法
6.2 C编译器
6.2.1 C/C++编译器简介
6.2.2 数据类型存储长度
6.2.3 C/C++编译语言扩展
6.3 预处理命令
6.3.1 头文件
6.3.2 宏的编写
6.3.3 条件汇编和编译
6.4 C代码优化
6.5 C与汇编混合编程
6.5.1 C/C++和汇编混合命名规则
6.5.2 C运行环境下寄存器的使用
6.5.3 参数传递和局部堆栈存储分配——LINK和UNLINK指令
6.5.4 在C/C++程序中调用汇编子程序
6.5.5 在汇编程序中调用C/C++函数
第7章 Visual DSP++内核
7.1 操作系统内核
7.1.1 内核的作用
7.1.2 调度
7.2 VDK的组成
7.2.1 线程
7.2.2 调度
7.2.3 中断服务例行程序
7.3 VDK程序的开发
第8章 开发实例——MPEG-4编码
8.1 MPEG-4编码介绍
8.1.1 MPEG-4视频压缩方法简介
8.1.2 DCT和IDCT
8.1.3 量化
8.1.4 运动估计
8.1.5 熵编码
8.2 代码实例
8.2.1 PADDING代码的编写和优化
8.2.2 DCT变换代码的编写和优化
8.2.3 运动矢量预测
8.2.4 SAD最小搜索
参考文献
猜您喜欢
