结构化计算机组成：英文版

暂缺《结构化计算机组成：英文版》简介

　　作者：AndrewS.TanenbaumAndrewS．Tanenbaum获得过美国麻省理工学院的理学学士学位和加利福尼亚大学伯克利分校的哲学博士学位，目前是荷兰阿姆斯特丹Vrije大学的计算机科学系的教授，并领导着一个计算机系统的研究小组。同时，他还是一家计算与图象处理学院的院长，这是由几家大学合作成立的研究生院。尽管社会工作很多，但他并没有中断学术研究。多年来，他在编译技术、操作系统、网络及局域分布式系统方面进行了大量的研究工作。目前的主要研究方向是设计规模达数百万用户的广域分布式系统。在进行这些研究项目的基础上，他在各种学术杂志及会议上发表了70多篇论文。他同时还是5本计算机专著的作者。Tanenbaum教授还开发了大量的软件。他是Amsterdan编译器的原理设计师，这是一个被广泛使用的；用来编写可移植编译器的工具箱。他领导编写的MINIX，是一个用于操作系统教学的类UNIX（的小型操作系统。他和他的博士研究生及其他编程人员一道设计的Amoeba分布式操作系统，是一个高性能的微内核分布式操作系统。目前，可在因特网上免费得到MLNIX及Amoeba，用于教学和研究。他的一些博士研究生，在获得学位后继续进行研究，并取得了更大的成就，赢得了社会的赞誉，对此他深感自豪。人们称他为桃李满天下的教育家。Tanenbaum是ACM的会员，IEEE的资深会员，荷兰皇家艺术和科学学院院士，获得过1994年度ACMKarlV．Karlstrom杰出教育家奖。他还人选了《世界名人录》。计算机组成结构化方法（英文影印版）（第5版）>>更多作品

1 INTRODUCTION                  
 l.l STRUCTURED COMPUTER ORGANIZATION                  
 l.2 MILESTONES IN COMPUTER ARCHITE                  
 l.3 THE COMPUTER ZOO                  
 l.4 EXAMPLE COMPUTER FAMILIES                  
 l.5 OUTLINE OF THIS BOOK                  
 2 COMPUTER SYSTEMS ORGANIZATION                  
 2.1 PROCESSORS                  
 2.2 PRIMARY MEMORY                  
 2.3 SECONDARY MEMORY                  
 2.4 INPUT/OUTPUT                  
 2.5 SUMMARY                  
 3 THE DIGITAL LOGIC LEVEL                  
 3.I GATES AND BOOLEAN ALGEBRA                  
 3.2 BASIC DIGITAL LOGIC CIRCUITS                  
 3.3 MEMORY                  
 3.4 CPU CHIPS AND BUSES                  
 3.5 EXAMPLE CPU CHIPS                  
 3.6 EXAMPLE BUSES                  
 3.7 INTERFACING                  
 3.8 SUMMARY                  
 4 THE MICROARCHtTECTURE LEVEL                  
 4.l AN EXAMPLE MICROARCHITECTURE                  
 4.2 AN EXAMPLE ISA: IJVM                  
 4.3 AN EXAMPLE IMPLEMENTATION                  
 4.4 DESIGN OF rHE MICROARCHITECTURE LEVEL                  
 4.5 IMPROVING PERFORMANCE                  
 4.6 EXAMPLES OF THE MICROARCHITECTURE LEVEL                  
 4.7 SUMMARY                  
 5 THE INSTRUCTION SET ARCHITECTURE LEVEL                  
 s.l OVERVIEW OF THE ISA LEVEL                  
 5.2 DATA TYPES                  
 5.3 INSTRUCTION FORMATS                  
 5.4 ADDRESSING                  
 5.5 INSTRUCTION TYPES                  
 5.6 FLOW OF CONTROL                  
 5.7 A DETAILED EXAMPLE: THE TOWERS OF HANOI                  
 5.8 THE INTEL IA-64                  
 5.9 SUMMARY                  
 6 THE OPERATING SYSTEM MACHINE LEVEL                  
 6.l VIRTUAL MEMORY                  
 6.2 VIRTUAL UO INSTRUCTIONS                  
 6.3 VIRTUAL INSTRUCTIONS FOR PARALLEL PROCESSING                  
 6.4 EXAMPLE OPERATING SYSTZMS                  
 6.5 SUMMARY                  
 7 THE ASSEMBLY LANGUAGE LEVEL I                  
 7.I INTRODUCTION TO ASSEMBLY LANGUAGE                  
 7.2 MACROS                  
 7.3 THE ASSEMBLY PROCESS                  
 7.4 LINKINO AND LOADING                  
 7.5 SUMMARY                  
 8 PARALLEL COMPUTER ARCHITECTURES                  
 8. l DESIGN ISSUES FOR PARALLEL COMPUTERS                  
 8.2 SIMD COMPUTERS                  
 8.3 SHARED-MEMORY MULTIPROCESSORS                  
 8.4 MESSAGE-PASSING MULTICOMPUTERS                  
 8.5 SUMMARY                  
 9 READING LIST AND BIBLIOeRAPHY                  
 9. I SUGGESTIONS FOR FURTHER READING                  
 9.2 ALPHABETICAL BIBLIOORAPHY                  
 A BINARY NUMBERS                  
 A.I FINITE-PRECISION NUMBERS                  
 A.2 RADIX NUMBER SYSTEMS                  
 A.3 CONVERSION FROM ONE RADIX TO ANOTHER                  
 A.4 NEGATIVE BINARY NUMBERS                  
 A.5 BINARY ARnHMETIC                  
 B FLOATING－POINT NUMBERS                  
 B.l PRINCIPLES OF FLOATING POINT                  
 B.2 IEEE FLOATING-POINT STANDARD                  
 INDEX