Verilog HDL综合实用教程

　　通过本书，您可以： · 迅速开始编写可综合的Verilog模型。 · 获悉哪些语言结构可用于综合，这些结构如何映射成硬件，以得到所期望的逻辑电路。 · 学习如何避免功能的不匹配。 · 立即开始使用许多常用的硬件元件模型，或针对应用稍作修改后为己所用。关于本书的评价： “该书易于阅读，并提供了大量可综合的Verilog模型范例，为学生和从事逻辑设计的工程师快速掌握Verilog HDL综合方面的知识提供了捷径。” ——Vassilios Gerousis，摩托罗拉公司高级工程师 “该书是讲授基于Verilog的综合技术的理想教材，它不仅向读者演示了各种Verilog结构所得出的硬件，还展示了如何剪裁Verilog程序以获得所期望的硬件。” ——Jim Vellenga，Viewlogic Systems公司 “该书揭示了仿真和综合时必然会出现差别的各种情形，精心挑选的案例使得初学者和有经验的设计者都能意识到这些在调试时难以发现但却极为普遍的陷阱。” ——Carlos Roman，贝尔实验室 “这是一本极好的指南书，清晰。简洁地阐明了如何设计可综合的RTL模型。” ——Douglas J．Smith， ;HDL Chip Design ;的作者 “该书采用示例引导的方式来组织，对Verilog初学者颇有价值。” ——Egbert Molenkamp，University of Twente（荷兰）

　　J.Bhasker是IEEE PAR 1364.1 Verilog Synthesis InteroperabilityWorking Group（Verilog SIWG）的主席，该组织致力于建立用于RTL综合的Verilog标准化子集。他是贝尔实验室所开发的ArchSyn综合系统的主要设计者之一。他曾为AT&T和Lucent的许多设计师讲授Verilog HDI语言和Verilog HDL综合课程。他还著有另外一本畅销书“A Verilog HDL Primer”。

译者序
原书序
前言
第1章  基础知识
  1.1  什么是综合?
  1.2  设计流程中的综合
  1.3  逻辑值体系
  1.4  位宽
  1.5  值保持器的硬件建模
第2章  从Verilog结构到逻辑门
  2.1  持续赋值语句
  2.2  过程赋值语句
  2.3  逻辑算符
  2.4  算术算符
  2.5  关系算符
  2.6  相等性算符
  2.7  移位算符
  2.8  向量运算
  2.9  部分先取
  2.10  位选取
  2.11  条件表达式
  2.12  always语句
  2.13  if语句
  2.14  case语句
  2.15  现谈锁存器推导
  2.16  循环语句
  2.17  触发器的建模
  2.18  再谈阻塞式和非阻塞式赋值
  2.19  函数
  2.20  任务
  2.21  使用x值和z值
  2.22  门级建模
  2.23  模块实例化语句
  2.24  参数化的设计
第3章  建模示例
  3.1  组合逻辑的建模
  3.2  时序逻辑的建模
  3.3  存储器的建模
  3.4  编写布尔等式
  3.5  有限状态机的建模
  3.6  通用移位寄存器的建模
  3.7  ALU的建模
  3.8  计数器的建模
  3.9  参数化加法器的建模
  3.10  参数化的比较器的建模
  3.11  译码器的建模
  3.12  多路选择器的建模
  3.13  参数化的奇偶校验生成器的建模
  3.14  三态门的建模
  3.15  数据流检测模型
  3.16  阶乘模型
  3.17  UART模型
  3.18  纸牌21点模型
第4章  模型的优化
  4.1  资源分配
  4.2  公共子表达式
  4.3  代码移位
  4.4  公因子提取
  4.5  交换律和给合律
  4.6  其他优化手段
  4.7  触发器和锁存器的优化
  4.8  设计规模
  4.9  使用括号
第5章  验证
  5.1  测试平台
  5.2  赋值语句中的延迟
  5.3  悬空的端口
  5.4  遗失的锁存器
  5.5  再谈延迟
  5.6  事件表
  5.7  综合指令
  5.8  变量的异步预置位
  5.9  阻塞式和非阻塞式赋值
附录A  可综合的语言结构
附录B  通用库
参考文献