书籍详情
Xilinx 可编程逻辑器件的高级应用与设计技巧
作者：孙航编著
出版社：电子工业出版社
出版时间：2004-01-01
ISBN：9787121001000
定价：¥39.00
购买这本书可以去
内容简介
本书以浅入深出、图文并茂的方式，全面介绍了全球最大可编程器件生产商Xilinx的CoolRunner-Ⅱ、Spartan-3、Virtex-Ⅱ和Virtex-Ⅱ Pro等一系列最新器件的结构和特性；同时还用较大篇幅介绍了最新设计开发环境ISE 6及其辅助设计工具，可编程逻辑器件的高级应用和设计技巧，基于CPLD/FPGA的8位和32位嵌入式处理器的原理与设计，高速串行数据通信接口设计和信号完整性设计等内容。本书既是从事消费类电子产品设计、通信系统设计、嵌入式处理器系统设计及控制设备开发设计人员不可或缺的、针对性非常强的技术书籍，又可作为逻辑和专用集成电路设计相关专业高年级本科及研究生教学、科研参考书。
作者简介
暂缺《Xilinx 可编程逻辑器件的高级应用与设计技巧》作者简介
目录
第1章 CoolRunner-Ⅱ系列器件结构及描述
1.1 概述
1.2 CoolRunner-Ⅱ器件的逻辑结构
1.2.1 功能模块
1.2.2 高级内部互连矩阵
1.2.3 输入输出模块
1.2.4 时钟分频器模块
1.3 CoolRunner-Ⅱ器件的时序模型
1.3.1 时序模型描述
1.3.2 时序模型设计范例
1.4 CoolRunner-Ⅱ器件的设计和使用
1.4.1 双沿触发寄存器的使用
1.4.2 时钟分频器的使用
1.4.3 频率合成的使用
1.4.4 门控功能的应用
1.4.5 施密特触发器的应用
1.4.6 输入输出标准的应用
1.4.7 输入输出引脚作为参考电源输入的设置
1.5 本章小结
第2章 Virtex-Ⅱ/Virtex-Ⅱ Pro系列器件结构及描述
2.1 概述
2.2 Virtex-Ⅱ系列器件结构和特性
2.2.1 Virtex-Ⅱ系列器件特性
2.2.2 Virtex-Ⅱ的逻辑结构
2.3 Virtex-Ⅱ Pro系列器件结构和特性
2.3.1 Virtex-Ⅱ Pro系列器件简介
2.3.2 Virtex-Ⅱ Pro系列器件的组织结构
2.4 Virtex-Ⅱ Pro X系列器件简介
2.5 本章小结
第3章 Spartan-ⅡE和Spartan-3系列器件结构及描述
3.1 概述
3.2 Spartan-ⅡE系列FPGA
3.2.1 Spartan-ⅡE器件简介
3.2.2 Spartan-ⅡE器件结构描述
3.3 Spartan-3系列FPGA
3.3.1 Spartan-3器件简介
3.3.2 Spartan-3器件结构描述
3.4 本章小结
第4章 ISE 6.x设计工具简介和使用
4.1 概述
4.2 Xilinx设计流程
4.3 ISE 6.1软件的使用
4.3.1 设计开始
4.3.2 设计输入（VHDL）
4.3.3 仿真行为模型（功能仿真）
4.3.4 使用ModelSim进行仿真
4.3.5 设计输入
4.3.6 设计实现
4.3.7 对顶层设计进行仿真（时序仿真）
4.3.8 EDIF设计方法
4.4 引脚与区域约束编辑器（PACE）
4.4.1 利用PACE指定输入输出的引脚和特性
4.4.2 利用PACE工具完成对逻辑区域的控制
4.4.3 PACE的SSO分析和DRC功能
4.4.4 PACE时序分析功能
4.5 Xilinx综合技术XST
4.6 Xilinx器件的设计实现
4.7 Xilinx器件的编程和配置工具iMPACT
4.7.1 编程参数的说明和选择
4.7.2 编程工具iMPACT的配置模式概述
4.7.3 编程工具iMPACT的使用
4.7.4 用iMPACT编程工具执行和下载配置文件
4.8 本章小结
第5章 ISE 6的辅助设计工具
5.1 概述
5.2 IP核生成工具
5.2.1 Core Generator在ISE 6工具中的使用
5.2.2 用Core Generator 建立一个新的工程
5.2.3 CoreGen中的存储器编辑器
5.3 布局规划器
5.3.1 布局规划器概述
5.3.2 布局规划器的功能和应用
5.3.3 布局规划器的使用
5.4 FPGA底层编辑器
5.4.1 FPGA底层编辑器概述
5.4.2 FPGA底层编辑器的使用
5.5 集成化逻辑分析工具
5.5.1 集成化逻辑分析工具简介
5.5.2 集成化逻辑分析工具的组成和设计流程
5.5.3 ChipScope Pro 6.1i的操作和使用
5.6 XPower功耗分析工具
5.6.1 XPower概述
5.6.2 XPower的使用
5.7 本章小结
第6章 约束设计与时序分析
6.1 概述
6.2 时序约束
6.2.1 周期约束
6.2.2 偏移约束
6.2.3 特定约束
6.2.4 分组约束
6.3 约束编辑器
6.3.1 约束编辑器的使用
6.3.2 约束设计的范例
6.4 时序分析器
6.4.1 时序分析器的用户界面
6.4.2 时序分析器的使用
6.4.3 时序分析报告的分析和阅读
6.5 本章小结
第7章 可编程逻辑器件的高级设计
7.1 概述
7.2 宏生成器
7.2.1 宏生成器简介
7.2.2 RPM设计流程和设计步骤
7.2.3 用于RPM设计的约束命令
7.2.4 使用RPM（宏生成）的设计范例
7.3 增量设计
7.3.1 增量设计简介和设计流程
7.3.2 增量设计的运用
7.3.3 使用增量设计的范例
7.4 模块化设计
7.4.1 模块化设计流程
7.4.2 模块化设计的运用
7.4.3 模块化设计的应用技巧
7.4.4 模块化设计的应用范例
7.5 本章小结
第8章 Xilinx可编程逻辑器件设计技巧
8.1 概述
8.2 可编程逻辑器件的时钟设计
8.2.1 时钟设计概述
8.2.2 片内时钟的设计
8.2.3 系统时钟的设计
8.3 同步设计与提高器件工作速度
8.3.1 同步设计
8.3.2 提高器件工作速度
8.4 存储器设计
8.4.1 可编程逻辑器件的片内存储器概述
8.4.2 存储器模块的HDL代码实现
8.5 可编程逻辑器件FPGA的配置
8.5.1 FPGA器件配置模式
8.5.2 FPGA器件配置流程
8.5.3 FPGA器件配置时常见的问题
8.6 可编程逻辑器件的电源、接地和去耦网络设计
8.6.1 电源设计的重要性
8.6.2 几种典型的电源电路
8.6.3 去耦（旁路）电容设计
8.6.4 接地设计
8.7 LVDS接口设计
8.7.1 LVDS概述
8.7.2 LVDS的使用
8.8 CPLD器件设计中需注意的一些问题
8.8.1 设计的优化处理
8.8.2 锁存器和触发器
8.8.3 case语句和if…else语句的使用
8.8.4 XC95*系列CPLD乘积项与触发器
8.8.5 CPLD器件的多接口电平应用
8.9 本章小结
第9章 Virtex-Ⅱ Pro MGT高速串行I/O设计
9.1 概述
9.1.1 推动串行连接发展的因素
9.1.2 高速串行通信的拓扑结构
9.1.3 Xilinx在高速串行通信方面的策略
9.2 Virtex-Ⅱ Pro Rocket I/O体系结构
9.3 Virtex-Ⅱ Pro Rocket I/O原理与应用
9.3.1 Virtex-Ⅱ Pro MGT收发器模块信号定义和说明
9.3.2 发送缓冲器和接收弹性缓冲器
9.3.3 8B/10B编码
9.3.4 时钟修正和通道绑定
9.3.5 MGT时钟设计
9.3.6 MGT的循环冗余码校验设计
9.4 Virtex-Ⅱ Pro MGT设计范例
9.4.1 建立一个新的工程和MGT、DCM模块
9.4.2 建立一个顶层文件和用核生成工具生成块存储器
9.4.3 完成顶层设计文件
9.5 本章小结
第10章 32位嵌入式处理器设计
10.1 概述
10.2 Virtex-Ⅱ Pro的PowerPC 405处理器内核概述
10.2.1 PowerPC 405嵌入式处理器结构和特性
10.2.2 PowerPC 405的应用模式
10.2.3 PowerPC 405处理器的总线结构
10.3 MicroBlaze 32位嵌入式处理器概述
10.3.1 MicroBlaze 处理器结构
10.3.2 MicroBlaze处理器的总线接口
10.4 基于Virtex-Ⅱ Pro器件的超级控制器
10.5 PowerPC 405和MicroBlaze嵌入式处理器的设计流程
10.5.1 EDK 6.1开发工具简介
10.5.2 EDK 6.1开发工具的使用
10.5.3 PowerPC 405和MicroBlaze处理器硬件和软件设计流程
10.5.4 为嵌入式处理器增加用户内核
10.6 PowerPC 405和MicroBlaze处理器设计范例
10.6.1 PowerPC 405处理器设计说明
10.6.2 PowerPC 405处理器设计流程
10.6.3 在ISE 6.1工程管理器中创建一个新的处理器设计XMP文件
10.7 为处理器增加外围设备设计范例
10.7.1 使用向导工具建立用户OPB外部设备
10.7.2 将所生成的用户OPB外部设备加入系统
10.7.3 实现设计
10.8 本章小结
第11章 PicoBlaze 8位嵌入式微控制器设计
11.1 概述
11.2 PicoBlaze的逻辑结构
11.2.1 通用处理器的基本结构
11.2.2 PicoBlaze处理器的基本结构
11.2.3 PicoBlaze处理器的指令系统
11.3 PicoBlaze设计流程
11.3.1 PicoBlaze处理器的设计
11.3.2 CoolBlaze处理器设计流程
11.4 重新定制PicoBlaze处理器和设计范例
11.4.1 定制新的CoolBlaze处理器
11.4.2 CoolBlaze处理器设计范例
11.5 本章小结
第12章 高速电路设计和信号完整性分析
12.1 概述
12.2 信号完整性的提出
12.2.1 传输线效应
12.2.2 信号的边沿速率
12.2.3 同步切换噪声（SSN）和地线反弹
12.2.4 串扰（交调干扰）
12.2.5 反射、振铃、环绕振荡
12.3 高速电路设计和端接技术
12.3.1 阻抗匹配原理
12.3.2 典型的传输线端接方案
12.3.3 Xilinx器件的阻抗匹配和端接方案
12.3.4 阻抗端接技术的仿真分析
12.4 本章小结
第13章 第三方设计与开发工具
13.1 概述
13.2 ModelSim仿真验证工具
13.2.1 ModelSim简介
13.2.2 ISE环境下的ModelSim使用
13.2.3 测试激励程序Testbench
13.3 Synplify和Synplify Pro高性能综合工具
13.3.1 Synplify和Synplify Pro简介
13.3.2 Synplify Pro综合工具的使用
13.3.3 Synplify Pro综合工具的高级应用
13.3.4 针对Xilinx器件的综合设计
13.4 本章小结
1.1 概述
1.2 CoolRunner-Ⅱ器件的逻辑结构
1.2.1 功能模块
1.2.2 高级内部互连矩阵
1.2.3 输入输出模块
1.2.4 时钟分频器模块
1.3 CoolRunner-Ⅱ器件的时序模型
1.3.1 时序模型描述
1.3.2 时序模型设计范例
1.4 CoolRunner-Ⅱ器件的设计和使用
1.4.1 双沿触发寄存器的使用
1.4.2 时钟分频器的使用
1.4.3 频率合成的使用
1.4.4 门控功能的应用
1.4.5 施密特触发器的应用
1.4.6 输入输出标准的应用
1.4.7 输入输出引脚作为参考电源输入的设置
1.5 本章小结
第2章 Virtex-Ⅱ/Virtex-Ⅱ Pro系列器件结构及描述
2.1 概述
2.2 Virtex-Ⅱ系列器件结构和特性
2.2.1 Virtex-Ⅱ系列器件特性
2.2.2 Virtex-Ⅱ的逻辑结构
2.3 Virtex-Ⅱ Pro系列器件结构和特性
2.3.1 Virtex-Ⅱ Pro系列器件简介
2.3.2 Virtex-Ⅱ Pro系列器件的组织结构
2.4 Virtex-Ⅱ Pro X系列器件简介
2.5 本章小结
第3章 Spartan-ⅡE和Spartan-3系列器件结构及描述
3.1 概述
3.2 Spartan-ⅡE系列FPGA
3.2.1 Spartan-ⅡE器件简介
3.2.2 Spartan-ⅡE器件结构描述
3.3 Spartan-3系列FPGA
3.3.1 Spartan-3器件简介
3.3.2 Spartan-3器件结构描述
3.4 本章小结
第4章 ISE 6.x设计工具简介和使用
4.1 概述
4.2 Xilinx设计流程
4.3 ISE 6.1软件的使用
4.3.1 设计开始
4.3.2 设计输入（VHDL）
4.3.3 仿真行为模型（功能仿真）
4.3.4 使用ModelSim进行仿真
4.3.5 设计输入
4.3.6 设计实现
4.3.7 对顶层设计进行仿真（时序仿真）
4.3.8 EDIF设计方法
4.4 引脚与区域约束编辑器（PACE）
4.4.1 利用PACE指定输入输出的引脚和特性
4.4.2 利用PACE工具完成对逻辑区域的控制
4.4.3 PACE的SSO分析和DRC功能
4.4.4 PACE时序分析功能
4.5 Xilinx综合技术XST
4.6 Xilinx器件的设计实现
4.7 Xilinx器件的编程和配置工具iMPACT
4.7.1 编程参数的说明和选择
4.7.2 编程工具iMPACT的配置模式概述
4.7.3 编程工具iMPACT的使用
4.7.4 用iMPACT编程工具执行和下载配置文件
4.8 本章小结
第5章 ISE 6的辅助设计工具
5.1 概述
5.2 IP核生成工具
5.2.1 Core Generator在ISE 6工具中的使用
5.2.2 用Core Generator 建立一个新的工程
5.2.3 CoreGen中的存储器编辑器
5.3 布局规划器
5.3.1 布局规划器概述
5.3.2 布局规划器的功能和应用
5.3.3 布局规划器的使用
5.4 FPGA底层编辑器
5.4.1 FPGA底层编辑器概述
5.4.2 FPGA底层编辑器的使用
5.5 集成化逻辑分析工具
5.5.1 集成化逻辑分析工具简介
5.5.2 集成化逻辑分析工具的组成和设计流程
5.5.3 ChipScope Pro 6.1i的操作和使用
5.6 XPower功耗分析工具
5.6.1 XPower概述
5.6.2 XPower的使用
5.7 本章小结
第6章 约束设计与时序分析
6.1 概述
6.2 时序约束
6.2.1 周期约束
6.2.2 偏移约束
6.2.3 特定约束
6.2.4 分组约束
6.3 约束编辑器
6.3.1 约束编辑器的使用
6.3.2 约束设计的范例
6.4 时序分析器
6.4.1 时序分析器的用户界面
6.4.2 时序分析器的使用
6.4.3 时序分析报告的分析和阅读
6.5 本章小结
第7章 可编程逻辑器件的高级设计
7.1 概述
7.2 宏生成器
7.2.1 宏生成器简介
7.2.2 RPM设计流程和设计步骤
7.2.3 用于RPM设计的约束命令
7.2.4 使用RPM（宏生成）的设计范例
7.3 增量设计
7.3.1 增量设计简介和设计流程
7.3.2 增量设计的运用
7.3.3 使用增量设计的范例
7.4 模块化设计
7.4.1 模块化设计流程
7.4.2 模块化设计的运用
7.4.3 模块化设计的应用技巧
7.4.4 模块化设计的应用范例
7.5 本章小结
第8章 Xilinx可编程逻辑器件设计技巧
8.1 概述
8.2 可编程逻辑器件的时钟设计
8.2.1 时钟设计概述
8.2.2 片内时钟的设计
8.2.3 系统时钟的设计
8.3 同步设计与提高器件工作速度
8.3.1 同步设计
8.3.2 提高器件工作速度
8.4 存储器设计
8.4.1 可编程逻辑器件的片内存储器概述
8.4.2 存储器模块的HDL代码实现
8.5 可编程逻辑器件FPGA的配置
8.5.1 FPGA器件配置模式
8.5.2 FPGA器件配置流程
8.5.3 FPGA器件配置时常见的问题
8.6 可编程逻辑器件的电源、接地和去耦网络设计
8.6.1 电源设计的重要性
8.6.2 几种典型的电源电路
8.6.3 去耦（旁路）电容设计
8.6.4 接地设计
8.7 LVDS接口设计
8.7.1 LVDS概述
8.7.2 LVDS的使用
8.8 CPLD器件设计中需注意的一些问题
8.8.1 设计的优化处理
8.8.2 锁存器和触发器
8.8.3 case语句和if…else语句的使用
8.8.4 XC95*系列CPLD乘积项与触发器
8.8.5 CPLD器件的多接口电平应用
8.9 本章小结
第9章 Virtex-Ⅱ Pro MGT高速串行I/O设计
9.1 概述
9.1.1 推动串行连接发展的因素
9.1.2 高速串行通信的拓扑结构
9.1.3 Xilinx在高速串行通信方面的策略
9.2 Virtex-Ⅱ Pro Rocket I/O体系结构
9.3 Virtex-Ⅱ Pro Rocket I/O原理与应用
9.3.1 Virtex-Ⅱ Pro MGT收发器模块信号定义和说明
9.3.2 发送缓冲器和接收弹性缓冲器
9.3.3 8B/10B编码
9.3.4 时钟修正和通道绑定
9.3.5 MGT时钟设计
9.3.6 MGT的循环冗余码校验设计
9.4 Virtex-Ⅱ Pro MGT设计范例
9.4.1 建立一个新的工程和MGT、DCM模块
9.4.2 建立一个顶层文件和用核生成工具生成块存储器
9.4.3 完成顶层设计文件
9.5 本章小结
第10章 32位嵌入式处理器设计
10.1 概述
10.2 Virtex-Ⅱ Pro的PowerPC 405处理器内核概述
10.2.1 PowerPC 405嵌入式处理器结构和特性
10.2.2 PowerPC 405的应用模式
10.2.3 PowerPC 405处理器的总线结构
10.3 MicroBlaze 32位嵌入式处理器概述
10.3.1 MicroBlaze 处理器结构
10.3.2 MicroBlaze处理器的总线接口
10.4 基于Virtex-Ⅱ Pro器件的超级控制器
10.5 PowerPC 405和MicroBlaze嵌入式处理器的设计流程
10.5.1 EDK 6.1开发工具简介
10.5.2 EDK 6.1开发工具的使用
10.5.3 PowerPC 405和MicroBlaze处理器硬件和软件设计流程
10.5.4 为嵌入式处理器增加用户内核
10.6 PowerPC 405和MicroBlaze处理器设计范例
10.6.1 PowerPC 405处理器设计说明
10.6.2 PowerPC 405处理器设计流程
10.6.3 在ISE 6.1工程管理器中创建一个新的处理器设计XMP文件
10.7 为处理器增加外围设备设计范例
10.7.1 使用向导工具建立用户OPB外部设备
10.7.2 将所生成的用户OPB外部设备加入系统
10.7.3 实现设计
10.8 本章小结
第11章 PicoBlaze 8位嵌入式微控制器设计
11.1 概述
11.2 PicoBlaze的逻辑结构
11.2.1 通用处理器的基本结构
11.2.2 PicoBlaze处理器的基本结构
11.2.3 PicoBlaze处理器的指令系统
11.3 PicoBlaze设计流程
11.3.1 PicoBlaze处理器的设计
11.3.2 CoolBlaze处理器设计流程
11.4 重新定制PicoBlaze处理器和设计范例
11.4.1 定制新的CoolBlaze处理器
11.4.2 CoolBlaze处理器设计范例
11.5 本章小结
第12章 高速电路设计和信号完整性分析
12.1 概述
12.2 信号完整性的提出
12.2.1 传输线效应
12.2.2 信号的边沿速率
12.2.3 同步切换噪声（SSN）和地线反弹
12.2.4 串扰（交调干扰）
12.2.5 反射、振铃、环绕振荡
12.3 高速电路设计和端接技术
12.3.1 阻抗匹配原理
12.3.2 典型的传输线端接方案
12.3.3 Xilinx器件的阻抗匹配和端接方案
12.3.4 阻抗端接技术的仿真分析
12.4 本章小结
第13章 第三方设计与开发工具
13.1 概述
13.2 ModelSim仿真验证工具
13.2.1 ModelSim简介
13.2.2 ISE环境下的ModelSim使用
13.2.3 测试激励程序Testbench
13.3 Synplify和Synplify Pro高性能综合工具
13.3.1 Synplify和Synplify Pro简介
13.3.2 Synplify Pro综合工具的使用
13.3.3 Synplify Pro综合工具的高级应用
13.3.4 针对Xilinx器件的综合设计
13.4 本章小结
猜您喜欢
