数字电路设计完全手册

　　本书作为数字电路设计完全手册，涉及了数字电路的各个方面，从基本的数制、真值表、逻辑表达式、卡诺图，到布尔代数的运算、卡诺图的化简、组合逻辑电路的分析与设计、时序电路的分析与设计，以及可编程逻辑器件的介绍、匹）A软件和硬件语言的简单介绍，方便了读者了解各个方面的知识，以便从整体上掌握数字电路设计的基本方法和技巧。本书给出了大量的例题及讲解，每一个例题都可以加深读者对数字电路设计的理解，读者可以自行练习这些例题，然后对照比较。本书适合于电子、通信、计算机等专业的本科生阅读使用，也可以供从事计算机科学、计算机工程和电气工程等专业的技术人员参考使用。前言数字电路是电子、通信、计算机等专业的基本课程，数字电路技术广泛应用于各个领域，如：数字测量、自动控制、计算机应用等，很容易实现自动化和智能化。随着集成技术的发展，尤其是中、大规模和超大规模集成电路的发展，以及可编程逻辑器件的应用，使得数字电子技术的应用领域将更广泛地应用于各个部门，并产生深刻的影响。因此数字电路技术与设计是其他各专业的基础，是学好其他专业课程的奠基石。随着计算机的发展，计算机辅助设计已经得到了普遍的使用，尤其是对于大型数字系统的设计，结合可编程逻辑器件的使用，对数字系统设计产生了极为重要的影响。可以说没有计算机设计软件的出现，数字电路设计将会变得越来越困难。本书作为数字电路设计完全手册，共分为9章，涉及了数字电路的各个方面，以使读者了解各方面知识，从整体上掌握数字电路设计的基本方法。考虑到数字电路的完整性，本书第1章简单地回顾了数制系统，了解这方面的知识是数字电路设计基础中的基础，如果读者学过这方面的知识，也可跳过这一章。第2章讲述了布尔逻辑代数，它是逻辑理论的基础，可以利用与门，或门，非门等基本的门来实现布尔开关代数；同时也讲到了卡诺图，它是逻辑函数化简的一种方法。它在组合逻辑电路和时序电路的分析与设计中的应用非常广泛。第3章是关于组合逻辑电路分析与设计，其中有关于基本与或非门实现的小规模组合逻辑电路；也介绍了几种市场上可以买到的较大规模器件，包括算术电路、编码器、译码器、数据选择器和分配器，以及这些器件的典型应用，方便读者查阅。第4章介绍了触发器，触发器是时序电路的基本组成部分。本章主要从外特性来介绍这些时序电路的基本单元，包括D触发器、JK触发器等。第5章承接第4章讲解了由触发器组成的时序电路的分析与设计。时序电路是逻辑电路的一大类，它分为同步时序电路和异步时序电路，这两种电路的设计稍有不同，通过对比可以非常清楚地掌握其设计方法。第6章也介绍了一些常用的时序电路器件，如寄存器和计数器，这些器件的应用都非常广泛。同前面的组合逻辑电路较大规模器件一样，本章也给出了较多例题。第7章介绍了可编程逻辑器件。随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担，系统设计师们更愿意自己设计专用集成电路（ASIC）芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件。本章就介绍了可编程逻辑器件的发展，并介绍了一些常用器件的性能。对于可编程逻辑器件设计，同一般的数字电路设计有些差异，需要考虑的问题很多，本章也介绍了需要注意的地方，供读者在做这方面设计时参考。随着EDA技术的发展，使用硬件语言设计PLD／FPGA成为一种趋势。第8章就介绍了一种比较常用的硬件描述语言，它方便了系统仿真和硬件设计。在了解了硬件设计语言的同时，第9章介绍了Altera公司的可编程逻辑器件的开发软件，它包括图形输入和硬件语言的输入，更加方便了设计者做数字电路设计，缩短了开发周期，提高了效率。本书的另一个特点就是给出了大量的例题及讲解，每一个例题都可以加深读者对数字电路设计的理解，读者也可以自行练习这些例题，然后对照比较。另外，本书所采用的插图大都采用美国公司电路设计软件来绘制，故所有逻辑电路中的逻辑门符号均采用美国流行符号，以使与软件一致。国标符号与美国流行符号对照表可见附录2。总之，本书是计算机科学、计算机工程和电气工程等专业的人员进行数字逻辑电路设计的重要参考。它所包含的内容之广是其他参考书籍所不能比的。本书仓促完稿，且由于水平有限，错误和不妥之处在所难免，请广大读者在阅读过程中予以批评指正。编者

暂缺《数字电路设计完全手册》作者简介

第1章  数制与逻辑代数
  1.1  数制系统
  1.1.1  十进制
  1.1.2  二进制
  1.1.3  八进制和十六进制
  1.2  不同数制间的转换
  1.2.1  十进制到非十进制的转换
  1.2.2  非十进制到十进制的转换
  1.2.3  二进制、八进制和十六进制之间的转换
  1.3  二进制编码
  1.3.1  二一十进制编码
  1.3.2  格雷码
  1.4  算术运算
  1.5  数的表示
  1.5.1  原码
  1.5.2  反码
  1.5.3  补码
第2章  布尔开关代数和逻辑原理
  2.1  基本逻辑运算
  2.2  逻辑代数的基本定理及规则
  2.2.1  逻辑函数表示
  2.2.2  逻辑代数的基本公理
  2.2.3  逻辑代数的基本定律
  2.2.4  逻辑代数的基本规则
  2.2.5  逻辑运算中的常用公式
  2.3  逻辑函数表达式的形式
  2.3.1  逻辑函数表达式的一般形式
  2.3.2  标准积之和式(最小项之和式)
  2.3.3  标准和之积式(最大项之积式)
  2.3.4  不完全确定电路的SOP和POS式表达
  2.4  逻辑函数的代数化简法
  2.4.1  常用的化简方法
  2.4.2  或与式的化简
  2.5  逻辑函数的卡诺图化简
  2.5.1  卡诺图的构成
  2.5.2  二变量和三变量卡诺图
  2.5.3  四变量和四变量以上的卡诺图
  2.5.4  逻辑函数与卡诺图的关系
  2.5.5  卡诺图的特性
  2.5.6  用卡诺图求逻辑函数最简“与或”式
  2.5.7  包含无关项的函数化简
  2.6  逻辑函数简化中的实际问题
  2.6.1  多输出端电路
  2.6.2  只有原变量输入的逻辑电路的简化
第3章  组合逻辑电路的分析与设计
  3.1  逻辑电路设计标准
  3.2  组合逻辑电路的基本概念
  3.2.1  正负逻辑概念
  3.2.2  完备集概念
  3.3  组合电路的分析
  3.3.1  组合电路的分析步骤
  3.3.2  组合电路分析举例
  3.4  组合逻辑的设计方法
  3.5  多输出函数组合电路的设计
  3.6  常用集成组合电路
  3.6.1  编码器及其应用
  3.6.2  译码器及其应用
  3.6.3  数据选择器和数据分配器
  3.6.4  数值比较器
  3.6.5  奇偶检验产生器
  3.6.6  算术电路
  3.7  组合逻辑电路中的竞争冒险
  3.7.1  产生竞争冒险的原因
  3.7.2  竞争冒险的判别
  3.7.3  肖除竞争冒险的方法
第4章  触发器
  4.1  基本RS触发器
  4.2  SR锁存器
  4.3  钟控RS触发器
  4.4  D锁存器
  4.5  边沿触发D触发器
  4.6  主从RS触发器
  4.7  主从JK触发器
  4.8  边沿触发JK触发器
  4.9  T触发器
第5章  时序电路的分析与设计
  5.1  时序电路的一般概念
  5.1.1  时序电路的特点
  5.1.2  时序电路的分类
  5.1.3  时序电路的描述方法
  5.2  同步时序电路的分析
  5.2.1  同步时序电路分析步骤
  5.2.2  时序电路分析举例
  5.3  同步时序电路的设计
  5.3.1  原始状态转换图或状态转换表的形成
  5.3.2  状态转化
  5.3.3  状态分配
  5.3.4  确定触发器，激励函数和输出函数
  5.3.5  确定逻辑电路图
  5.4  同步时序电路设计举例
  5.5  异步时序电路分析
  5.5.1  脉冲异步时序电路分析
  5.5.2  电平异步时序电路分析
  5.5.3  脉冲异步时序电路设计
  5.5.4  电平异步时序电路设计
第6章  时序集成电路
  6.1  寄存器及其应用
  6.1.1基本寄存器
  6.1.2并行寄存器
  6.1.3  移位寄存器
  6.2  计数器及其应用
  6.2.1  异步二进制计数器
  6.2.2  同步二进制计数器
  6.2.3  触发器构成模N计数器
  6.2.4  集成计数器及其应用
  6.3  时序模块的应用
  6.3.1  信号发生器
  6.3.2  节拍分配器
  6.3.3  并行数据一串行传输
  6.3.4  程序分频器的实现
  6.3.5  可编程序列产生器
第7章  可编程逻辑器件
  7.1  专用集成电路
  7.1.1  可编程逻辑器件小
  7.1.2  可编程只读存储器和可编程逻辑阵列
  7.1.3  可编程阵列逻辑
  7.1.4  通用阵列逻辑
  7.2  现场可编程门阵列／复杂可编程逻辑器件概述
  7.3  PLD／FPGA结构与原理
  7.3.1  基于乘积项的PLD结构
  7.3.2  查找表的原理与结构
  7.4  Altera产品简介
  7.4.1  AlteraPLD的优点
  7.4.2  Altera系列芯片
  7.5  Altera的MAX7000系列器件介绍
  7.5.1  MAX概述
  7.5.2  MAX7000的功能描述
  7.5.3  MAX7000可编程速度／功率控制
  7.5.4  MAX7000输出配置
  7.5.5  MAX7000器件编程
  7.5.6  MAX7000边界扫描
  7.5.7  MAX7000设计加密
  7.5.8  MAX7000一般性测试
  7.5.9  MAX7000的QFP运载架和开发插座
  7.6  FPGA设计中毛刺的问题
  7.6.1  基本概念
  7.6.2  FPGA中的冒险现象
  7.6.3  如何处理毛刺
  7.7  数字系统的时钟
第8章  硬件描述语言VerilogHDL
  8.1  VerilogHDL简介
  8.2  VerilogHDL特性
  8.2.1  程序模块
  8.2.2  延时
  8.2.3  Jb种描述方式
  8.2.4  设计描述的模拟
  8.3  VerilogHDL基本语法要素
  8.4  VerilogHDL的表达式
  8.5  实例
  8.5.1  计数器
  8.5.2  锁存器
  8.5.3  寄存器
  8.5.4  双向总线
  8.5.5  元件例化与层次设计
  8.5.6  简单的状态机
  8.5.7  加法器程序及相应的测试向量
第9章  MAXPLUS II快速入门
  9.1  MAXPLUSⅡ的安装
  9.2  设计输入
  9.2.1  图形设计输入
  9.2.2  文本设计输入
  9.2.3  创建顶层文件和层次显示
  9.3  项目编译
  9.4  模拟仿真
  9.5  定时分析
  9.6  器件编程
  9.7  具体实例
  9.8  DDS系统设计
附录1  DDS系统原程序
附录2  部分常用元器件符号对照表