书籍详情
基于AVR单片机的SoC：FPSLIC设计入门
作者：叶晶晶[等]编著
出版社：北京航空航天大学出版社
出版时间：2004-02-01
ISBN：9787810774376
定价：¥32.00
购买这本书可以去
内容简介
《基于AVR单片机的SoC：FPSLIC设计入门》全面介绍了美国Atmel公司最新推出的基于AVR单片机的SoC产品——FPSLIC。详细介绍了FPSLIC器件的基本原理和具体结构，以及FPSLIC的设计开发工具System Designer 3.0的具体使用方法，主要包括AVR单片机编程调试、 FPGA设计输入、 FPGA设计验证与实现、联合仿真与验证以及器件配置与下载。最后介绍了Atmel公司提供的FPSLIC开发包ATSTK94，以便读者能够较快地进行实际的FPSLIC系统设计应用。《基于AVR单片机的SoC：FPSLIC设计入门》可作为广大单片机软件编程与设计开发人员，特别是从事SoC系统设计的工程技术人员的实用参考资料，同时也可作为大专院校相关专业本科生和研究生的教学参考书。
作者简介
暂缺《基于AVR单片机的SoC：FPSLIC设计入门》作者简介
目录
第1章 FPSLIC器件AT94K简介
1.1 AT94K简介与特点1
1.2 FPGA内核4
1.2.1 FPGA基本结构4
1.2.2 内部FreeRAM8
1.2.3 FPGA时钟和置位/复位10
1.3 FPGA/AVR接口和系统控制13
1.3.1 FPGA/AVR接口电路13
1.3.2 程序和数据SRAM13
1.3.3 FPGA访问数据SRAM模式15
1.3.4 AVR访问程序存储器模式15
1.3.5 AVR Cache模式19
1.3.6 FPGA/AVR系统控制19
1.3.7 系统复位22
1.4 AVR内核及外设23
1.4.1 AVR内核总体结构23
1.4.2 AVR中央处理器24
1.4.3 AVR存储器26
1.4.4 AVR对FPGA的控制32
1.4.5 AVR复位系统36
1.4.6 AVR系统中断系统38
1.4.7 AVR单片机节电方式43
1.4.8 JTAG接口和片上调试系统OCD44
1.4.9 定时/计数器46
1.4.10 UART62
1.4.11 2线串行接口71
1.4.12 I/O端口83
第2章 System Designer 3.0快速入门指导
2.1 System Designer软件的安装92
2.1.1 系统的配置92
2.1.2 软件的安装92
2.1.3 产品License的设置100
2.1.4 基于硬件狗的License的设置101
2.2 快速入门教程104
2.2.1 设计功能的描述104
2.2.2 新工程的建立105
2.2.3 编译AVR的汇编/C代码111
2.2.4 综合FPGA的VHDL代码115
2.2.5 AVRFPGA的接口设计116
2.2.6 FPGA的布局布线118
2.2.7 布局前联合仿真121
2.2.8 布局后联合仿真125
2.2.9 器件编程与实验验证126
第3章 System Designer 3.0简介
3.1 工程项目管理器129
3.1.1 工程项目管理器的作用129
3.1.2 工程项目管理器的组成129
3.1.3 打开已有工程130
3.2 设计流程131
3.2.1 器件结构简介131
3.2.2 快速流程132
3.2.3 高级流程133
3.3 菜单命令134
3.3.1 项目菜单134
3.3.2 编辑菜单135
3.3.3 选项菜单136
第4章 AVR单片机编程
4.1 AVR Studio工作环境简介137
4.1.1 AVR Studio的主要视窗137
4.1.2 AVR Studio的调试控制及中断命令140
4.2 AVR设计流程143
4.2.1 System Designer中的AVR Design设计流程143
4.2.2 独立的AVR Studio软件的设计流程145
4.3 AVR软件仿真器概述147
4.3.1 软件仿真器选项147
4.3.2 软件仿真器模块147
第5章 FPGA的System Designer 3.0设计输入
5.1 FPGA设计流程简介149
5.1.1 设计输入149
5.1.2 设计验证150
5.1.3 综合优化151
5.1.4 设计实现151
5.2 VHDL语言简介152
5.2.1 VHDL基本结构152
5.2.2 结构体的描述方式154
5.2.3 库. 程序包和配置156
5.2.4 VHDL对象160
5.2.5 VHDL数据类型162
5.2.6 VHDL运算操作符164
5.2.7 顺序语句165
5.2.8 并行语句169
5.3 System Designer 3.0的设计输入179
5.3.1 文本编辑环境180
5.3.2 源文件的建立187
第6章 FPGA的System Designer 3.0设计验证与实现
6.1 System Designer 3.0的设计验证199
6.1.1 ModelSim 5.6e的特点199
6.1.2 ModelSim主窗口200
6.1.3 仿真的基本步骤203
6.1.4 创建一个工程203
6.1.5 基本的VHDL仿真207
6.1.6 VHDL设计调试219
6.1.7 其他仿真功能窗口介绍222
6.1.8 测试平台的建立和仿真227
6.2 System Designer 3.0的逻辑综合230
6.2.1 快速设置231
6.2.2 综合向导232
6.2.3 高级流程237
6.2.4 使用高级流程综合不同的下载模式251
6.3 设计的物理实现254
6.3.1 Figaro简介254
6.3.2 Figaro设计的两个流程255
6.3.3 创建设计目录257
6.3.4 设计文件的打开259
6.3.5 设计的适配260
6.3.6 设计器件的增加和分区261
6.3.7 设计的编译265
6.3.8 用户宏的生成269
第7章 联合验证
7.1 联合验证软件的组成271
7.2 联合验证272
7.2.1 System Designer的初始设置272
7.2.2 联合验证的启动272
7.2.3 在联合验证模式下使用AVR Studio273
7.2.4 硬件和软件仿真器的状态指示274
7.2.5 AVR Studio联合验证菜单275
7.2.6 在联合验证模式下使用ModelSim276
7.2.7 联合验证的重启276
7.3 AVRFPGA接口设计应用举例277
7.3.1 AVRFPGA接口设计1277
7.3.2 AVRFPGA接口设计2278
7.3.3 AVRFPGA接口设计3280
7.3.4 AVRFPGA接口设计4283
7.3.5 AVRFPGA接口设计5285
7.3.6 AVRFPGA接口设计6288
7.4 器件配置与下载291
7.4.1 生成下载数据流文件291
7.4.2 下载配置EEPROM292
7.5 FPSLIC系统开发包294
7.5.1 FPSLIC ATSTK94开发包配置与硬件结构294
7.5.2 实验板ATSTK94测试305
7.5.3 ATSTK94应用实例308
1.1 AT94K简介与特点1
1.2 FPGA内核4
1.2.1 FPGA基本结构4
1.2.2 内部FreeRAM8
1.2.3 FPGA时钟和置位/复位10
1.3 FPGA/AVR接口和系统控制13
1.3.1 FPGA/AVR接口电路13
1.3.2 程序和数据SRAM13
1.3.3 FPGA访问数据SRAM模式15
1.3.4 AVR访问程序存储器模式15
1.3.5 AVR Cache模式19
1.3.6 FPGA/AVR系统控制19
1.3.7 系统复位22
1.4 AVR内核及外设23
1.4.1 AVR内核总体结构23
1.4.2 AVR中央处理器24
1.4.3 AVR存储器26
1.4.4 AVR对FPGA的控制32
1.4.5 AVR复位系统36
1.4.6 AVR系统中断系统38
1.4.7 AVR单片机节电方式43
1.4.8 JTAG接口和片上调试系统OCD44
1.4.9 定时/计数器46
1.4.10 UART62
1.4.11 2线串行接口71
1.4.12 I/O端口83
第2章 System Designer 3.0快速入门指导
2.1 System Designer软件的安装92
2.1.1 系统的配置92
2.1.2 软件的安装92
2.1.3 产品License的设置100
2.1.4 基于硬件狗的License的设置101
2.2 快速入门教程104
2.2.1 设计功能的描述104
2.2.2 新工程的建立105
2.2.3 编译AVR的汇编/C代码111
2.2.4 综合FPGA的VHDL代码115
2.2.5 AVRFPGA的接口设计116
2.2.6 FPGA的布局布线118
2.2.7 布局前联合仿真121
2.2.8 布局后联合仿真125
2.2.9 器件编程与实验验证126
第3章 System Designer 3.0简介
3.1 工程项目管理器129
3.1.1 工程项目管理器的作用129
3.1.2 工程项目管理器的组成129
3.1.3 打开已有工程130
3.2 设计流程131
3.2.1 器件结构简介131
3.2.2 快速流程132
3.2.3 高级流程133
3.3 菜单命令134
3.3.1 项目菜单134
3.3.2 编辑菜单135
3.3.3 选项菜单136
第4章 AVR单片机编程
4.1 AVR Studio工作环境简介137
4.1.1 AVR Studio的主要视窗137
4.1.2 AVR Studio的调试控制及中断命令140
4.2 AVR设计流程143
4.2.1 System Designer中的AVR Design设计流程143
4.2.2 独立的AVR Studio软件的设计流程145
4.3 AVR软件仿真器概述147
4.3.1 软件仿真器选项147
4.3.2 软件仿真器模块147
第5章 FPGA的System Designer 3.0设计输入
5.1 FPGA设计流程简介149
5.1.1 设计输入149
5.1.2 设计验证150
5.1.3 综合优化151
5.1.4 设计实现151
5.2 VHDL语言简介152
5.2.1 VHDL基本结构152
5.2.2 结构体的描述方式154
5.2.3 库. 程序包和配置156
5.2.4 VHDL对象160
5.2.5 VHDL数据类型162
5.2.6 VHDL运算操作符164
5.2.7 顺序语句165
5.2.8 并行语句169
5.3 System Designer 3.0的设计输入179
5.3.1 文本编辑环境180
5.3.2 源文件的建立187
第6章 FPGA的System Designer 3.0设计验证与实现
6.1 System Designer 3.0的设计验证199
6.1.1 ModelSim 5.6e的特点199
6.1.2 ModelSim主窗口200
6.1.3 仿真的基本步骤203
6.1.4 创建一个工程203
6.1.5 基本的VHDL仿真207
6.1.6 VHDL设计调试219
6.1.7 其他仿真功能窗口介绍222
6.1.8 测试平台的建立和仿真227
6.2 System Designer 3.0的逻辑综合230
6.2.1 快速设置231
6.2.2 综合向导232
6.2.3 高级流程237
6.2.4 使用高级流程综合不同的下载模式251
6.3 设计的物理实现254
6.3.1 Figaro简介254
6.3.2 Figaro设计的两个流程255
6.3.3 创建设计目录257
6.3.4 设计文件的打开259
6.3.5 设计的适配260
6.3.6 设计器件的增加和分区261
6.3.7 设计的编译265
6.3.8 用户宏的生成269
第7章 联合验证
7.1 联合验证软件的组成271
7.2 联合验证272
7.2.1 System Designer的初始设置272
7.2.2 联合验证的启动272
7.2.3 在联合验证模式下使用AVR Studio273
7.2.4 硬件和软件仿真器的状态指示274
7.2.5 AVR Studio联合验证菜单275
7.2.6 在联合验证模式下使用ModelSim276
7.2.7 联合验证的重启276
7.3 AVRFPGA接口设计应用举例277
7.3.1 AVRFPGA接口设计1277
7.3.2 AVRFPGA接口设计2278
7.3.3 AVRFPGA接口设计3280
7.3.4 AVRFPGA接口设计4283
7.3.5 AVRFPGA接口设计5285
7.3.6 AVRFPGA接口设计6288
7.4 器件配置与下载291
7.4.1 生成下载数据流文件291
7.4.2 下载配置EEPROM292
7.5 FPSLIC系统开发包294
7.5.1 FPSLIC ATSTK94开发包配置与硬件结构294
7.5.2 实验板ATSTK94测试305
7.5.3 ATSTK94应用实例308
猜您喜欢
