书籍详情
专用集成电路设计基础
作者:孙肖子[等]编著
出版社:西安电子科技大学出版社
出版时间:2003-10-01
ISBN:9787560612935
定价:¥29.00
购买这本书可以去
内容简介
全书共八章。第一章为概论;第二章介绍集成电路工艺基础及版图设计;第三章介绍MOS集成电路器件基础;第四章介绍数字集成电路设计基础;第五章介绍数字集成电路系统设计;第六章介绍模拟集成电路设计基础;第七章介绍VHDL语言及VerilogHDL语言;第八章介绍电路设计、性能仿真及版图设计中的常用EDA软件工具。本书可用作通信工程、电子信息工程、电气信息工程和自动化、计算机技术、测控技术与仪器以及电子科学与技术等专业本科生的教材和教学参考书,也可以供从事集成电路设计的工程人员参考。
作者简介
暂缺《专用集成电路设计基础》作者简介
目录
第一章 概论
1.1 集成电路的发展历程 1
1.1.1 半导体集成电路的出现与发展 1
1.1.2 集成电路发展的特点 1
1.2 专用集成电路设计要求 3
1.2.1 关于“速度” 3
1.2.2 关于“功耗” 4
1.2.3 关于“价格” 5
1.3 集成电路的分类 6
1.3.1 按功能分类 6
1.3.2 按结构形式和材料分类 6
1.3.3 按有源器件及工艺类型分类 6
1.3.4 按集成电路的规模分类 7
1.3.5 按生产目的和实现方法分类 7
1.4 集成电路设计方法 10
1.4.1 设计方法学的重大变革 11
1.4.2 ASIC设计步骤 12
1.4.3 EDA设计工具的选择 13
1.4.4 ASIC设计特点和技巧 13
第二章 集成电路工艺基础及版图设计
2.1 引言 15
2.2 集成电路制造工艺简介 16
2.2.1 氧化工艺 16
2.2.2 掺杂工艺 18
2.2.3 光刻工艺 21
2.3 版图设计技术 23
2.3.1 硅栅MOS工艺简介 23
2.3.2 P阱CMOS工艺简介 24
2.3.3 双阱工艺及SOI CMOS工艺简介 27
2.3.4 版图设计规则 28
2.4 电参数设计规则 32
2.4.1 电阻值的估算 32
2.4.2 MOS电容 35
第三章 MOS集成电路器件基础
3.1 MOS场效应管(MOSFET)的结构及符号 40
3.1.1 NMOS管的简化结构 40
3.1.2 N阱及PMOS 40
3.1.3 MOS管符号 41
3.2 MOS管的电流电压特性 42
3.2.1 MOS管的转移特性 42
3.2.2 MOS管的输出特性 42
3.2.3 MOS管的电流方程 43
3.2.4 MOS管的输出电阻 45
3.2.5 MOS管的跨导gm 46
3.2.6 体效应及背栅跨导gmb 47
3.2.7 场效应管亚阈区特性 47
3.2.8 沟道尺寸W、L对阈值电压U TH和特征频率f T的影响 47
3.3 MOS电容 49
3.3.1 用作单片电容器的MOS器件特性 49
3.3.2 MOS管的极间电容和寄生电容 50
3.4 MOS管的Spice模型参数 51
3.5 MOS管小信号等效电路 53
3.5.1 低频小信号模型 53
3.5.2 MOS管的高频小信号等效电路 53
第四章 数字集成电路设计基础
4.1 MOS开关及CMOS传输门 55
4.1.1 单管MOS开关 55
4.1.2 CMOS传输门 57
4.2 CMOS反相器 58
4.2.1 反相器电路 58
4.2.2 CMOS反相器功耗 59
4.2.3 CMOS反相器的直流传输特性 61
4.2.4 CMOS反相器的噪声容限 63
4.2.5 CMOS反相器的门延迟,级联及互连线产生的延迟 64
4.3 全互补CMOS集成门电路 70
4.3.1 CMOS与非门设计 70
4.3.2 CMOS或非门设计 72
4.3.3 CMOS与或非门和或与非门设计 74
4.3.4 CMOS三态门和钟控CMOS逻辑电路 76
4.3.5 CMOS异或门设计 76
4.3.6 CMOS同或门设计 77
4.3.7 CMOS数据选择器 78
4.3.8 布尔函数逻辑——传输门的又一应用 78
4.3.9 CMOS全加器 79
4.4 改进的CMOS逻辑电路 81
4.4.1 伪NMOS逻辑(Pseudo NMOS Logic)电路 81
4.4.2 动态CMOS逻辑电路(预充电CMOS电路) 83
4.4.3 多米诺逻辑(Domino Logic) 86
4.4.4 流水线逻辑和无竞争技术 88
4.5 移位寄存器、锁存器、触发器、I/O单元 91
4.5.1 移位寄存器 91
4.5.2 锁存器 91
4.5.3 触发器(Flip flops) 93
4.5.4 通用I/O单元 95
第五章 数字集成电路系统设计
5.1 二进制加法器(Adder) 97
5.1.1 一位加法器——半加器(Half Adder)与全加器(Full Adder) 97
5.1.2 n位并行加法器 98
5.1.3 浮点数加法器(Floating Point Adder) 102
5.2 二进制乘法器(Multiplier) 104
5.2.1 二进制乘法运算 104
5.2.2 数字乘法器的电路结构 105
5.3 桶型移位器(Barrel Shifter) 110
5.4 可编程逻辑器件 111
5.4.1 可编程逻辑器件的基本构成 112
5.4.2 几种典型的可编程逻辑器件 116
5.5 半导体存储器 122
5.5.1 随机存取存储器RAM 123
5.5.2 只读存储器ROM 125
第六章 模拟集成电路设计基础
6.1 引言 127
6.2 MOS电流源及CMOS运算放大器 128
6.2.1 MOS电流源 128
6.2.2 CMOS运算放大器 130
6.3 D/A转换器 141
6.3.1 D/A转换器原理及技术指标 141
6.3.2 D/A转换器电路举例 143
6.4 A/D转换器 153
6.4.1 A/D转换器的原理、指标及特性 153
6.4.2 A/D转换器的分类及应用 154
6.4.3 A/D转换器电路举例 155
第七章 硬件描述语言简介
7.1 VHDL语言简介 163
7.1.1 VHDL概述 163
7.1.2 VHDL语言程序的基本结构 166
7.1.3 VHDL语言的数据类型及运算操作符 171
7.1.4 VHDL语言构造体的描述方式 176
7.1.5 VHDL语言的主要描述语句 178
7.1.6 基本逻辑电路设计与逻辑综合 185
7.2 Verilog HDL语言简介 189
7.2.1 Verilog HDL概述 189
7.2.2 Verilog HDL中的模块及描述方式 191
7.2.3 Verilog HDL的数据类型及运算符 193
7.2.4 Verilog HDL的主要描述语句 198
7.2.5 基本逻辑电路设计 213
7.2.6 Verilog HDL仿真与综合 214
第八章 常用EDA软件介绍
8.1 eProduct Designer软件介绍 216
8.1.1 子系统设计 216
8.1.2 从原理图生成符号 231
8.1.3 设计仿真 234
8.1.4 VHDL仿真 247
8.1.5 EDIF Interface介绍 254
8.2 Tanner使用指南 256
8.2.1 概述 256
8.2.2 原理图输入工具S Edit 257
8.2.3 版图设计工具L Edit 269
8.3 Cadence EDA软件的使用 282
8.3.1 启动Cadence EDA软件 283
8.3.2 建立设计库 284
8.3.3 使用Composer软件包绘制电路原理图 285
8.3.4 生成电路符号图(Symbol) 288
8.3.5 使用Hspice软件包对设计进行前仿真——Pre Simulation 290
8.3.6 使用Virtuoso软件包进行全定制版图设计 293
8.3.7 设计规则检查DRC(Design Rule Check) 296
8.3.8 版图参数的提取及版图与原理图的对比(LVS) 297
8.3.9 布局/布线后仿真(Post Layout Simulation) 300
8.3.10 生成CIF格式的版图数据并提交生产厂家(MOSIS) 300
1.1 集成电路的发展历程 1
1.1.1 半导体集成电路的出现与发展 1
1.1.2 集成电路发展的特点 1
1.2 专用集成电路设计要求 3
1.2.1 关于“速度” 3
1.2.2 关于“功耗” 4
1.2.3 关于“价格” 5
1.3 集成电路的分类 6
1.3.1 按功能分类 6
1.3.2 按结构形式和材料分类 6
1.3.3 按有源器件及工艺类型分类 6
1.3.4 按集成电路的规模分类 7
1.3.5 按生产目的和实现方法分类 7
1.4 集成电路设计方法 10
1.4.1 设计方法学的重大变革 11
1.4.2 ASIC设计步骤 12
1.4.3 EDA设计工具的选择 13
1.4.4 ASIC设计特点和技巧 13
第二章 集成电路工艺基础及版图设计
2.1 引言 15
2.2 集成电路制造工艺简介 16
2.2.1 氧化工艺 16
2.2.2 掺杂工艺 18
2.2.3 光刻工艺 21
2.3 版图设计技术 23
2.3.1 硅栅MOS工艺简介 23
2.3.2 P阱CMOS工艺简介 24
2.3.3 双阱工艺及SOI CMOS工艺简介 27
2.3.4 版图设计规则 28
2.4 电参数设计规则 32
2.4.1 电阻值的估算 32
2.4.2 MOS电容 35
第三章 MOS集成电路器件基础
3.1 MOS场效应管(MOSFET)的结构及符号 40
3.1.1 NMOS管的简化结构 40
3.1.2 N阱及PMOS 40
3.1.3 MOS管符号 41
3.2 MOS管的电流电压特性 42
3.2.1 MOS管的转移特性 42
3.2.2 MOS管的输出特性 42
3.2.3 MOS管的电流方程 43
3.2.4 MOS管的输出电阻 45
3.2.5 MOS管的跨导gm 46
3.2.6 体效应及背栅跨导gmb 47
3.2.7 场效应管亚阈区特性 47
3.2.8 沟道尺寸W、L对阈值电压U TH和特征频率f T的影响 47
3.3 MOS电容 49
3.3.1 用作单片电容器的MOS器件特性 49
3.3.2 MOS管的极间电容和寄生电容 50
3.4 MOS管的Spice模型参数 51
3.5 MOS管小信号等效电路 53
3.5.1 低频小信号模型 53
3.5.2 MOS管的高频小信号等效电路 53
第四章 数字集成电路设计基础
4.1 MOS开关及CMOS传输门 55
4.1.1 单管MOS开关 55
4.1.2 CMOS传输门 57
4.2 CMOS反相器 58
4.2.1 反相器电路 58
4.2.2 CMOS反相器功耗 59
4.2.3 CMOS反相器的直流传输特性 61
4.2.4 CMOS反相器的噪声容限 63
4.2.5 CMOS反相器的门延迟,级联及互连线产生的延迟 64
4.3 全互补CMOS集成门电路 70
4.3.1 CMOS与非门设计 70
4.3.2 CMOS或非门设计 72
4.3.3 CMOS与或非门和或与非门设计 74
4.3.4 CMOS三态门和钟控CMOS逻辑电路 76
4.3.5 CMOS异或门设计 76
4.3.6 CMOS同或门设计 77
4.3.7 CMOS数据选择器 78
4.3.8 布尔函数逻辑——传输门的又一应用 78
4.3.9 CMOS全加器 79
4.4 改进的CMOS逻辑电路 81
4.4.1 伪NMOS逻辑(Pseudo NMOS Logic)电路 81
4.4.2 动态CMOS逻辑电路(预充电CMOS电路) 83
4.4.3 多米诺逻辑(Domino Logic) 86
4.4.4 流水线逻辑和无竞争技术 88
4.5 移位寄存器、锁存器、触发器、I/O单元 91
4.5.1 移位寄存器 91
4.5.2 锁存器 91
4.5.3 触发器(Flip flops) 93
4.5.4 通用I/O单元 95
第五章 数字集成电路系统设计
5.1 二进制加法器(Adder) 97
5.1.1 一位加法器——半加器(Half Adder)与全加器(Full Adder) 97
5.1.2 n位并行加法器 98
5.1.3 浮点数加法器(Floating Point Adder) 102
5.2 二进制乘法器(Multiplier) 104
5.2.1 二进制乘法运算 104
5.2.2 数字乘法器的电路结构 105
5.3 桶型移位器(Barrel Shifter) 110
5.4 可编程逻辑器件 111
5.4.1 可编程逻辑器件的基本构成 112
5.4.2 几种典型的可编程逻辑器件 116
5.5 半导体存储器 122
5.5.1 随机存取存储器RAM 123
5.5.2 只读存储器ROM 125
第六章 模拟集成电路设计基础
6.1 引言 127
6.2 MOS电流源及CMOS运算放大器 128
6.2.1 MOS电流源 128
6.2.2 CMOS运算放大器 130
6.3 D/A转换器 141
6.3.1 D/A转换器原理及技术指标 141
6.3.2 D/A转换器电路举例 143
6.4 A/D转换器 153
6.4.1 A/D转换器的原理、指标及特性 153
6.4.2 A/D转换器的分类及应用 154
6.4.3 A/D转换器电路举例 155
第七章 硬件描述语言简介
7.1 VHDL语言简介 163
7.1.1 VHDL概述 163
7.1.2 VHDL语言程序的基本结构 166
7.1.3 VHDL语言的数据类型及运算操作符 171
7.1.4 VHDL语言构造体的描述方式 176
7.1.5 VHDL语言的主要描述语句 178
7.1.6 基本逻辑电路设计与逻辑综合 185
7.2 Verilog HDL语言简介 189
7.2.1 Verilog HDL概述 189
7.2.2 Verilog HDL中的模块及描述方式 191
7.2.3 Verilog HDL的数据类型及运算符 193
7.2.4 Verilog HDL的主要描述语句 198
7.2.5 基本逻辑电路设计 213
7.2.6 Verilog HDL仿真与综合 214
第八章 常用EDA软件介绍
8.1 eProduct Designer软件介绍 216
8.1.1 子系统设计 216
8.1.2 从原理图生成符号 231
8.1.3 设计仿真 234
8.1.4 VHDL仿真 247
8.1.5 EDIF Interface介绍 254
8.2 Tanner使用指南 256
8.2.1 概述 256
8.2.2 原理图输入工具S Edit 257
8.2.3 版图设计工具L Edit 269
8.3 Cadence EDA软件的使用 282
8.3.1 启动Cadence EDA软件 283
8.3.2 建立设计库 284
8.3.3 使用Composer软件包绘制电路原理图 285
8.3.4 生成电路符号图(Symbol) 288
8.3.5 使用Hspice软件包对设计进行前仿真——Pre Simulation 290
8.3.6 使用Virtuoso软件包进行全定制版图设计 293
8.3.7 设计规则检查DRC(Design Rule Check) 296
8.3.8 版图参数的提取及版图与原理图的对比(LVS) 297
8.3.9 布局/布线后仿真(Post Layout Simulation) 300
8.3.10 生成CIF格式的版图数据并提交生产厂家(MOSIS) 300
猜您喜欢