书籍详情
可编程逻辑器件设计及应用
作者：张原编著
出版社：机械工业出版社
出版时间：2003-01-01
ISBN：9787111113188
定价：¥25.00
购买这本书可以去
内容简介
本书在介绍Altera公司PLD器件的基础上，介绍了开发PLD的完整流程；介绍了用于逻辑电路设计的硬件描述Verilog HDL语言；介绍了Altera公司的开发工具MAX＋PLUSll；通过一个设计实例介绍了常用的综合工具Synplify以及常用的仿真工具Mthelsim；详细讨论了PLD器件下载方法；通过UART的设计实例使读者对于使用硬件描述语言开发数字系统有初步的了解；简单介绍了PLD开发的未来趋势和技术。本书介绍了PLD开发较为先进和实用的方法，由浅入深，可以使读者对于PLD领域有较为全面和深人的了解。本书是企业电子设计人员的参考书和培训教材，也可作为工科院校电子、计算机专业教材和参考书。
作者简介
暂缺《可编程逻辑器件设计及应用》作者简介
目录
第1章 PLD概述
1. 1 PLD的历史和现状
1. 2 PLD技术和其它技术的比较
l. 2. 1 ASC和PLD的比较
1. 2. 2 微处理器. DSP和PLD的比较
1. 3 PLD的主要厂商
第2章 Altera公司的PLD概述
2. 1 概述
2. 2 MAX7000系列
2. 2. l 特点
2. 2. 2 功能描述
2. 2. 3 在线编程（ISP）
2. 2. 4 可编程速度／功率控制
2. 2. 5 输出配置
2. 2. 6 设计加密
2. 2. 7 性能一览
2. 3 FLEX10K系列
2. 3. l 特点
2. 3. 2 功能描述
2. 4 APEX20K系列
2. 4. l 特点
2. 4. 2 功能描述
2. 5 其它
2. 5. 1 Altera产品系列一览
2. 5. 2 Altera产品命名规则
第3章 PLD设计方法概述
3. l 设计方法概述
3. 2 原理图设计方法
3. 3 文本输人方法
3. 3. l 硬件描述语言（HDL）简介
3. 3. 2 VHDL和 Verilog HDL
3. 3. 3 Verilog HDL指南
3. 3. 4 Verlog HDL的设计例子
3. 3. 5 网表输入
3. 3. 6 状态图输人
3. 4 HDL的编辑工具
第4章 Verilog HDL语法概述
4. 1 Verilog 语言要素
4. 1. l 标识符. 关键字和系统名称
4. 1. 2 注释
4. 1. 3 间隔符
4. l. 4 运算符
4. 1. 5 数值集合
4. 1. 6 字符串
4. 1. 7 系统任务
4. 2 数据类型
4. 2. l 常量
4. 2. 2 变量
4. 3 运算符和表达式
4. 3. l 算术运算符
4. 3. 2 关系运算符
4. 3. 3 逻辑运算符
4. 3. 4 位逻辑运算符
4. 3. 5 一元缩减运算符
4. 3. 6 移位运算符
4. 3. 7 条件运算符
4. 3. 8 拼接运算符
4. 4 赋值语句和块语句
4. 4. l 赋值语句
4. 4. 2 块语句
4. 5 控制结构
4. 5. l 选择结构
4. 5. 2 重复结构
4. 6 任务和函数结构
4. 7 时序控制
4. 7. 1 延迟控制（#）
4. 7. 2 事件
4. 7. 3 状态图输入
4. 7. 4 HDL的编辑工具
第5章 MAX＋PLUS软件入门
5. l 软件概述
5. 2 MAX＋ PLUSll的版本和安装
5. 3 设计流程
5. 3. l 设计输人
5. 3. 2 设计处理
5. 3. 3 设计校验
5. 3. 4 器件编程
5. 3. 5 在线帮助
5. 3. 6 MAX＋ PLUS II软件的流程
5. 4 逻辑设计的输人方法
5. 4. 1 图形设计输人
5. 4. 2 文本输人
5. 4. 3 层次设计文件
5. 5 设计项目的编译
5. 5. 1 打开编译器窗口
5. 5. 2 编译器的选项设置
5. 5. 3 运行编译器
5. 5. 4 在底层图编辑器中观察试配结果
5. 6 仿真
5. 7 定时分析
5. 8 器件编程
5. 9 结论
第6章 综合工具
6. l 概述
6. 2 Synglify介绍
6. 2. l Synplify在设计流程中的位置
6. 2. 2 启动Synplify
6. 2. 3 设计例子
6. 2. 4 快速人门
6. 3 时序分析中的几个基本概念
6. 4 Synplify使用中高级论题
6. 4. 1 属性和指示（Attributes and
Directives）
6. 4. 2 FSM编译器
6. 4. 3 使用Altera器件的技巧
第7章 仿真工具
7. l 概述
7. 2 Modelsim软件简介
7. 3 编写测试验证程序（Test Bench ）
7. 3. l 产生激励
7. 3. 2 分析响应
7. 3. 3 例6－l的Test Bench
7. 4 仿真流程
7. 4. l 建立工程文件
7. 4. 2 仿真流程
7. 5 Modelsim使用中高级论题
7. 5. 1 关于建立工程的进一步讨论
7. 5. 2 脚本文件
7. 5. 3 保存波形文件
7. 5. 4 仿真Altera宏函数. LPM
7. 5. 5 时序仿真
第8章 下载／配置方式
8. l 概述
8. 1. l 配置方式分类
8. 1. 2 配置中将用到的引脚
8. 1. 3 配置文件
8. 2 并口配置方式
8. 2. 1 BytBlasterMV的连接及原理
8. 2. 2 PS模式
8. 2. 3 JTAG模式
8. 3 主动串行配置
8. 4 微处理器配置
8. 4. l PS方式
8. 4. 2 被动并行同步（PPS）配置方式
8. 4. 3 被动并行异步（PPA）配置方式
8. 5 CPLD配置
第9章 设计实例
9. 1 UART简介
9. 2 信号接口
9. 2. l 接收信号
9. 2. 2 发送信号
9. 3 接收逻辑设计
9. 4 发送逻辑设计
9. 5 发送和接收联合仿真
第10章 未来的趋势
1. 1 PLD的历史和现状
1. 2 PLD技术和其它技术的比较
l. 2. 1 ASC和PLD的比较
1. 2. 2 微处理器. DSP和PLD的比较
1. 3 PLD的主要厂商
第2章 Altera公司的PLD概述
2. 1 概述
2. 2 MAX7000系列
2. 2. l 特点
2. 2. 2 功能描述
2. 2. 3 在线编程（ISP）
2. 2. 4 可编程速度／功率控制
2. 2. 5 输出配置
2. 2. 6 设计加密
2. 2. 7 性能一览
2. 3 FLEX10K系列
2. 3. l 特点
2. 3. 2 功能描述
2. 4 APEX20K系列
2. 4. l 特点
2. 4. 2 功能描述
2. 5 其它
2. 5. 1 Altera产品系列一览
2. 5. 2 Altera产品命名规则
第3章 PLD设计方法概述
3. l 设计方法概述
3. 2 原理图设计方法
3. 3 文本输人方法
3. 3. l 硬件描述语言（HDL）简介
3. 3. 2 VHDL和 Verilog HDL
3. 3. 3 Verilog HDL指南
3. 3. 4 Verlog HDL的设计例子
3. 3. 5 网表输入
3. 3. 6 状态图输人
3. 4 HDL的编辑工具
第4章 Verilog HDL语法概述
4. 1 Verilog 语言要素
4. 1. l 标识符. 关键字和系统名称
4. 1. 2 注释
4. 1. 3 间隔符
4. l. 4 运算符
4. 1. 5 数值集合
4. 1. 6 字符串
4. 1. 7 系统任务
4. 2 数据类型
4. 2. l 常量
4. 2. 2 变量
4. 3 运算符和表达式
4. 3. l 算术运算符
4. 3. 2 关系运算符
4. 3. 3 逻辑运算符
4. 3. 4 位逻辑运算符
4. 3. 5 一元缩减运算符
4. 3. 6 移位运算符
4. 3. 7 条件运算符
4. 3. 8 拼接运算符
4. 4 赋值语句和块语句
4. 4. l 赋值语句
4. 4. 2 块语句
4. 5 控制结构
4. 5. l 选择结构
4. 5. 2 重复结构
4. 6 任务和函数结构
4. 7 时序控制
4. 7. 1 延迟控制（#）
4. 7. 2 事件
4. 7. 3 状态图输入
4. 7. 4 HDL的编辑工具
第5章 MAX＋PLUS软件入门
5. l 软件概述
5. 2 MAX＋ PLUSll的版本和安装
5. 3 设计流程
5. 3. l 设计输人
5. 3. 2 设计处理
5. 3. 3 设计校验
5. 3. 4 器件编程
5. 3. 5 在线帮助
5. 3. 6 MAX＋ PLUS II软件的流程
5. 4 逻辑设计的输人方法
5. 4. 1 图形设计输人
5. 4. 2 文本输人
5. 4. 3 层次设计文件
5. 5 设计项目的编译
5. 5. 1 打开编译器窗口
5. 5. 2 编译器的选项设置
5. 5. 3 运行编译器
5. 5. 4 在底层图编辑器中观察试配结果
5. 6 仿真
5. 7 定时分析
5. 8 器件编程
5. 9 结论
第6章 综合工具
6. l 概述
6. 2 Synglify介绍
6. 2. l Synplify在设计流程中的位置
6. 2. 2 启动Synplify
6. 2. 3 设计例子
6. 2. 4 快速人门
6. 3 时序分析中的几个基本概念
6. 4 Synplify使用中高级论题
6. 4. 1 属性和指示（Attributes and
Directives）
6. 4. 2 FSM编译器
6. 4. 3 使用Altera器件的技巧
第7章 仿真工具
7. l 概述
7. 2 Modelsim软件简介
7. 3 编写测试验证程序（Test Bench ）
7. 3. l 产生激励
7. 3. 2 分析响应
7. 3. 3 例6－l的Test Bench
7. 4 仿真流程
7. 4. l 建立工程文件
7. 4. 2 仿真流程
7. 5 Modelsim使用中高级论题
7. 5. 1 关于建立工程的进一步讨论
7. 5. 2 脚本文件
7. 5. 3 保存波形文件
7. 5. 4 仿真Altera宏函数. LPM
7. 5. 5 时序仿真
第8章 下载／配置方式
8. l 概述
8. 1. l 配置方式分类
8. 1. 2 配置中将用到的引脚
8. 1. 3 配置文件
8. 2 并口配置方式
8. 2. 1 BytBlasterMV的连接及原理
8. 2. 2 PS模式
8. 2. 3 JTAG模式
8. 3 主动串行配置
8. 4 微处理器配置
8. 4. l PS方式
8. 4. 2 被动并行同步（PPS）配置方式
8. 4. 3 被动并行异步（PPA）配置方式
8. 5 CPLD配置
第9章 设计实例
9. 1 UART简介
9. 2 信号接口
9. 2. l 接收信号
9. 2. 2 发送信号
9. 3 接收逻辑设计
9. 4 发送逻辑设计
9. 5 发送和接收联合仿真
第10章 未来的趋势
猜您喜欢
