书籍详情
计算机组成与系统结构
作者：李亚民著
出版社：清华大学出版社
出版时间：2000-01-01
ISBN：9787302038122
定价：¥32.00
购买这本书可以去
内容简介
计算机的组织与体系结构相结合是计算机科学与技术发展的趋势。本书作者长期在国内外从事计算机教学和研究工作，积累了丰富的经验。而且，还对国际多所著名大学相应的教学大纲、讲义和最新的教科书进行了深入的研究。在这些基础上精心地撰写了这本与国际接轨的教材。本书系统地论述计算机组成和系统结构。全书共13章，内容包括逻辑电路设计基础、计算机算法和电路实现、计算机指令系统构成和寻址方式、处理机和流水线处理机设计、存储器、CACHE和虚拟存储器设计、输入输出系统、浮点处理机设计、指令级的并行性和超标量处理机、并行系统的互连网络以及多处理机系统。本书在阐述基本原理的基础上，力图给出设计方法和实例，以帮助读者更好地理解一些比较抽象的概念。每章都附有习题，读者可以有选择地加以练习。本书可作为理工科大学本科生学习计算机组成和计算机系统结构的教科书。后4章的内容可供研究生阅读。另外，本书也可供从事计算机技术研究、设计、开发和应用的科技人员学习和参考。
作者简介
暂缺《计算机组成与系统结构》作者简介
目录
1 计算机组成与系统结构综述
1.1 概述
1.1.1 计算机的基本组成
1.1.2 计算机语言和编译器
1.1.3 计算机组成和系统结构
1.1.4 处理机构成和工作过程
1.2 一些基本术语的定义
1.3 计算机发展简史
1.3.1 早期的机械计算机
1.3.2 20世纪30年代的机电计算机
1.3.3 电子计算机时代
1.4 计算机的性能评价
1.5 本书各章内容简介
1.6 习题
2 逻辑电路设计基础
2.1 组合电路
2.1.1 逻辑门
2.1.2 布尔代数
2.1.3 卡诺图化简
2.1.4 Qulne－McCluskey化简方法
2.2 组合电路应用实例
2.2.1 一位加法器设计
2.2.2 译码器设计
2.2.3 编码器设计
2.2.4 多路选择器设计
2.2.5 移位器设计
2.3 时序电路
2.3.1 D锁存器
2.3.Z D触发器
2.3.3 J－K触发器
2.3.4 寄存器
2.3.5 移位寄存器
2.4 时序电路设计
2.4.1 有限状态机理论
2.4.2 七段显示十进制数双向计数器设计
2.5 习题
3 计算机算法和算法电路实现
3.1 各种数据类型的二进制表示
3.1.1 无符号整数
3.1.2 小数
3.1.3 负数
3.1.4 浮点数
3.2 加减运算和快速加法器设计
3.2.1 补码的加减运算
3.2.2 快速加法运算
3.3 乘法和高速乘法算法及电路
3.3.1 无符号整数乘法及电路
3.3.2 高速乘法算法及电路
3.4 除法和快速除法电路
3.4.1 一般的送代算法及其电路—
3.4.2 SRT除法算法
3.4.3 Newton－Ranhson除法算法
3.5 开方算法及电路实现
3.5.1 手算开方算法
3.5.2 Newton－Raphson开方算法
3.5.3 SRT冗余开方算法
3.5.4 非冗余开平方算法及电路实现
3.6 习题
4 计算机指令构成和寻址方式
4.1 指令系统概述
4.2 操作数类型
4.2.1 数字
4.2.2 字符
4.2.3 数据在存储器中的存放
4.2.4 Pentium数据类型
42.5 SPARC数据类型
4.3 指令类型
4.3.1 算术运算类型
4.3.2 移位操作类型
4.3.3 存储器访问类型
4.3.4 转移控制类型
4.3.5 浮点运算类型
4.3.6 Pentium指令类型
4.3.7 SPARC指令类型
4.4 寻址方式
4.4.1 立即数寻址方式
4.4.2 直接寻址方式
4.4.3 间接寻址方式
4.4.4 寄存器寻址方式
4.4.5 寄存器间接寻址方式
4.4.6 偏移量寻址方式
4.4.7 自动增量／减量寻址方式
4.4.8 Pentium寻址方式
4.4.9 SPARC寻址方式
4.5 指令格式
4.5.1 指令格式的选择
4.5.2 Pentium指令格式
4.5.3 SPARC指令格式
4.6 习题
5 处理机设计——数据路径和控制部件
5.1 处理机的基本构成
5.2 ALU的设计
5.2.1 算术逻辑运算电路
5.2.2 运算标志位的产生
5.3 寄存器堆的设计
5.4 处理机的数据路径
5.4.1 取指令电路
5.4.2 算术逻辑操作电路
5.4.3 存储器访问电路
5.4.4 转移控制电路
5.4.5 总体数据路径
5.5 单周期处理机的控制部件设计
5.5.1 控制信号定义
5.5.2 处理机执行指令的步骤
5.5.3 控制信号的产生
5.5.4 单周期处理机的缺点
5.6 多周期处理机的控制部件设计
5.6.1 多周期处理机总体电路
5.6.2 处理机执行指令的5个周期
5.6.3 状态转移图及状态转移表
5.6.4 输出控制表
5.6.5 多周期处理机的性能
5.7 微程序控制
5.7.1 微程序控制电路结构
5.7.2 微指令字段定义
5.7.3 微程序设计
5.8 异常事件处理
5.8.1 异常、陷协和中断
5.8.2 异常事件处理
5.9 习题
6 流水线处理机及莫设计
6.1 引言
6.2 流水线处理机的数据路径
6.2.1 流水线级
6.2.2 流水线各级的操作
6.3 流水线处理机的控制
6.3.1 算术操作和存储器访问控制
6.3.2 流水线转移指令控制
6.3.3 流水线各级信号的产生
6.4 结构相关及解决方法
6.5 数据相关及解决方法
6.5.1 数据相关问题
6.5.2 暂停数据相关流水线
6.5.3 提高流水线处理机的性能——内部前推
6.5.4 处理load指令——暂停与内部前推相结合
6.6 转移相关及解决方法
6.6.1 转移相关问题
6.6.2 暂停流水线
6.6.3 假定转移不发生
6.6.4 延迟转移
6.7 异常事件处理
6.8 习题
7 存储器及奖设计
7.1 存储器概述
7.1.1 存储器外部特性
7.1.2 存储器性能参数
7.1.3 存储器类型
7.1.4 计算机存储层次
7.2 静态存储器SRAM结构设计
7.2.1 一位存储单元结构和一维存储阵列
7.2.2 二维存储阵列
7.2.3 静态存储器时序
7.3 多端口SRAM结构设计
7.4 动态存储器DRAM结构设计
7.4.1 单管动态存储单元
7.4.2 行地址选择和列地址选择
7.4.3 动态存储器读写时序
7.4.4 动态存储器刷新时序
7.4.5 特殊访问方式的动态存储器
7.5 只读存储器
7.5.1 MROM
7.5.2 PROM
7.5.3 EPROM
7.5.4 EEPROM
7.5.5 FLASH EPROM
7.6 存储器扩展
7.6.1 存储器位扩展
7.6.2 存储器字扩展
7.6.3 存储器位／字扩展
7.7 处理机与存储器模块的连接
7.7.1 存储器模块接口
7.7.2 多存储器模块的地址映象
7.7.3 多存储器模块的交叉访问
7.8 习题
8 输入输出系统
8.1 外部设备
8.1.1 显示器
8.1.2 键盘和鼠标
8.1.3 打印机
8.1.4 硬盘
8.2 输入输出接口
8.2.1 I/O，总线和I/O接口
8.2.2 分开的 I/O空间和存储器映象的 I/O空间
8.2.3 I/O接口举例
8.3 异步数据传输
8.3.1 单向选通控制
8.3.2 双向握手信号
8.3.3 异步串行数据传输
8.3.4 异步通信接口
8.3.5 先进先出队列
8.4 I/O传输控制方式
8.4.1 I/O程序查询
8.4.2 I/O中断
8.4.3 直接存储器访问DMA
8.5 优先级中断
8.5.1 Daisy－chain优先级
8.5.2 并行优先级中断
8.6 直接存储器访问DMA
8.6.1 DMA控制器
8.6.2 DMA传输
8.7 出错检测和纠正
8.7.1 奇偶校验
8.7.2 海明码
8.7.3 循环冗余校验
8.8 习题
9 存储器层次设计——CACHE和由拟存储器
9.1 存储器层次概述
9.1.1 三级存储层次
9.1.2 CACHE和虚拟存储器的性能
9.2 CACHE结构设计
9.2.1 直接映象 CACHE结构
9.2.2 全相联映象CACHE结构
9.2.3 组相联映象CACHE结构
9.2.4 扇区映象 CACHE结构
9.2.5 CACHE块替换策略
9.2.6 CACHE写策略
9.3 虚拟存储器及其管理
9.3.1 虚拟存储器分段管理
9.3.2 虚拟存储器分页管理
9.3.3 逆向页式存储管理
9.3.4 段页式存储管理
9.3.5 快速地址转换TLB
9.3.6 页替换算法
9.3.7 存储保护
9.4 CACHE与TLB的结合
9.4.1 实地址CACHE与TLB
9.4 2 虚地址 CACHE与TLB
9.4.3 用虚地址CACHE取代TLB
9.5 习题
10 浮点处理机设计
10.1 浮点数表示
10.1.1 规格化浮点数和特殊浮点数
10.1.2 表数范围和表数精度
10.1.3 特殊浮点数运算规则
10.1.4 IEEE浮点数格式
10.2 浮点乘法运算
10.2.1 浮点乘法运算规则
10.2.2 浮点乘法硬件电路
10.3 浮点加减法运算
10.3.1 浮点加减运算规则
10 3.2 浮点加减硬件电路
10.4 浮点除法运算
10 4.1 浮点除法运算规则
10.4.2 浮点除法硬件电路
10.5 浮点开方运算
10.5.1 浮点开方运算规则
10.5.2 浮点开方硬件电路
10.6 浮点运算精度问题
10 6.1 警戒位
10.6.2 舍入
10.6.3 非规格化数
10.7 习题
11 指令级并行应和超标目处理机
11.1 指令级并行度ILP
11.2 编译器支持的ILP
11.2.1 指令次序重组
11.2.2 循环体展开
11.2.3 静态寄存器重命名
11.2.4 软件流水线
11.3 动态指令调度
11.3.1 SCOREBOARD调度算法
11.3.2 TOMASULO调度算法
11.4 减少转移损失
11.4.1 动态转移预测和转移预测缓冲区
11.4.2 转移目标缓冲区
11.4.3 推测执行
11.5 ILP处理机结构
11.5.1 超标量处理机
11.5.2 超长指令字（VLIW）处理机
11.6 并行多线程处理机体系结构——PMA
11.6.1 PMA的工作原理
11.6.2 PMA处理机模型
11.7 超标量处理机举例
11.7.1 PowerPC 620
11.7.2 MIPS R10000
11.8 习题
12 并行系统的互连网络
12.1 互连网络概述
12.2 静态网络
12.2.1 共享总线
12.2.2 线形阵列
12.2.3 环
12.2.4 二叉树
12 2 5 二维网格
12.2.6 超立方体
12 2.7 n维网格
12.2.8 k枝n维立方体
12.3 动态网络
12 3.1 开关元件和动态网络的分类
12.3.2 交叉开关网络
12.3.3 阻塞型多级立方体网络
12.3.4 阻塞型多级OMEGA网络
12.3.5 非阻塞型多级CLOS网络
12.3.6 重构型多级BENES网络
12.4 静态网络的通信延迟时间
12.4.1 存储转发
12.4.2 切通
12.4.3 死锁和虚拟通道
12.5 基本的通信操作
12.5.1 一到多广播传送
12.5.2 多到多广播传送
12.5.3 一到多单独传送
12.5.4 多到多单独传送
12.6 习题
13 多处理机系统
13.1 概述
13.2 多处理机分类
13.2.1 集中共享存储器
13.2.2 分布共享存储器
13.2.3 CACHE－ONLY存储器
13.3 多处理机互连网络
13.3.1 总线
13.3.2 交叉开关
13.3.3 多端日存储器
13.3.4 网络性能分析
13.4 多处理机CACHE一致性
13.4.1 监听CACHE协议
13.4.2 目录协议
13.5 多处理机举例
13.5.1 总线网络SGI Challenge多处理机
13.5.2 总线网络SUN Enterprise多处理机
13.5.3 超立方体网络 SGI Origin 2000多处理机
13.6 习题
参考文献
1.1 概述
1.1.1 计算机的基本组成
1.1.2 计算机语言和编译器
1.1.3 计算机组成和系统结构
1.1.4 处理机构成和工作过程
1.2 一些基本术语的定义
1.3 计算机发展简史
1.3.1 早期的机械计算机
1.3.2 20世纪30年代的机电计算机
1.3.3 电子计算机时代
1.4 计算机的性能评价
1.5 本书各章内容简介
1.6 习题
2 逻辑电路设计基础
2.1 组合电路
2.1.1 逻辑门
2.1.2 布尔代数
2.1.3 卡诺图化简
2.1.4 Qulne－McCluskey化简方法
2.2 组合电路应用实例
2.2.1 一位加法器设计
2.2.2 译码器设计
2.2.3 编码器设计
2.2.4 多路选择器设计
2.2.5 移位器设计
2.3 时序电路
2.3.1 D锁存器
2.3.Z D触发器
2.3.3 J－K触发器
2.3.4 寄存器
2.3.5 移位寄存器
2.4 时序电路设计
2.4.1 有限状态机理论
2.4.2 七段显示十进制数双向计数器设计
2.5 习题
3 计算机算法和算法电路实现
3.1 各种数据类型的二进制表示
3.1.1 无符号整数
3.1.2 小数
3.1.3 负数
3.1.4 浮点数
3.2 加减运算和快速加法器设计
3.2.1 补码的加减运算
3.2.2 快速加法运算
3.3 乘法和高速乘法算法及电路
3.3.1 无符号整数乘法及电路
3.3.2 高速乘法算法及电路
3.4 除法和快速除法电路
3.4.1 一般的送代算法及其电路—
3.4.2 SRT除法算法
3.4.3 Newton－Ranhson除法算法
3.5 开方算法及电路实现
3.5.1 手算开方算法
3.5.2 Newton－Raphson开方算法
3.5.3 SRT冗余开方算法
3.5.4 非冗余开平方算法及电路实现
3.6 习题
4 计算机指令构成和寻址方式
4.1 指令系统概述
4.2 操作数类型
4.2.1 数字
4.2.2 字符
4.2.3 数据在存储器中的存放
4.2.4 Pentium数据类型
42.5 SPARC数据类型
4.3 指令类型
4.3.1 算术运算类型
4.3.2 移位操作类型
4.3.3 存储器访问类型
4.3.4 转移控制类型
4.3.5 浮点运算类型
4.3.6 Pentium指令类型
4.3.7 SPARC指令类型
4.4 寻址方式
4.4.1 立即数寻址方式
4.4.2 直接寻址方式
4.4.3 间接寻址方式
4.4.4 寄存器寻址方式
4.4.5 寄存器间接寻址方式
4.4.6 偏移量寻址方式
4.4.7 自动增量／减量寻址方式
4.4.8 Pentium寻址方式
4.4.9 SPARC寻址方式
4.5 指令格式
4.5.1 指令格式的选择
4.5.2 Pentium指令格式
4.5.3 SPARC指令格式
4.6 习题
5 处理机设计——数据路径和控制部件
5.1 处理机的基本构成
5.2 ALU的设计
5.2.1 算术逻辑运算电路
5.2.2 运算标志位的产生
5.3 寄存器堆的设计
5.4 处理机的数据路径
5.4.1 取指令电路
5.4.2 算术逻辑操作电路
5.4.3 存储器访问电路
5.4.4 转移控制电路
5.4.5 总体数据路径
5.5 单周期处理机的控制部件设计
5.5.1 控制信号定义
5.5.2 处理机执行指令的步骤
5.5.3 控制信号的产生
5.5.4 单周期处理机的缺点
5.6 多周期处理机的控制部件设计
5.6.1 多周期处理机总体电路
5.6.2 处理机执行指令的5个周期
5.6.3 状态转移图及状态转移表
5.6.4 输出控制表
5.6.5 多周期处理机的性能
5.7 微程序控制
5.7.1 微程序控制电路结构
5.7.2 微指令字段定义
5.7.3 微程序设计
5.8 异常事件处理
5.8.1 异常、陷协和中断
5.8.2 异常事件处理
5.9 习题
6 流水线处理机及莫设计
6.1 引言
6.2 流水线处理机的数据路径
6.2.1 流水线级
6.2.2 流水线各级的操作
6.3 流水线处理机的控制
6.3.1 算术操作和存储器访问控制
6.3.2 流水线转移指令控制
6.3.3 流水线各级信号的产生
6.4 结构相关及解决方法
6.5 数据相关及解决方法
6.5.1 数据相关问题
6.5.2 暂停数据相关流水线
6.5.3 提高流水线处理机的性能——内部前推
6.5.4 处理load指令——暂停与内部前推相结合
6.6 转移相关及解决方法
6.6.1 转移相关问题
6.6.2 暂停流水线
6.6.3 假定转移不发生
6.6.4 延迟转移
6.7 异常事件处理
6.8 习题
7 存储器及奖设计
7.1 存储器概述
7.1.1 存储器外部特性
7.1.2 存储器性能参数
7.1.3 存储器类型
7.1.4 计算机存储层次
7.2 静态存储器SRAM结构设计
7.2.1 一位存储单元结构和一维存储阵列
7.2.2 二维存储阵列
7.2.3 静态存储器时序
7.3 多端口SRAM结构设计
7.4 动态存储器DRAM结构设计
7.4.1 单管动态存储单元
7.4.2 行地址选择和列地址选择
7.4.3 动态存储器读写时序
7.4.4 动态存储器刷新时序
7.4.5 特殊访问方式的动态存储器
7.5 只读存储器
7.5.1 MROM
7.5.2 PROM
7.5.3 EPROM
7.5.4 EEPROM
7.5.5 FLASH EPROM
7.6 存储器扩展
7.6.1 存储器位扩展
7.6.2 存储器字扩展
7.6.3 存储器位／字扩展
7.7 处理机与存储器模块的连接
7.7.1 存储器模块接口
7.7.2 多存储器模块的地址映象
7.7.3 多存储器模块的交叉访问
7.8 习题
8 输入输出系统
8.1 外部设备
8.1.1 显示器
8.1.2 键盘和鼠标
8.1.3 打印机
8.1.4 硬盘
8.2 输入输出接口
8.2.1 I/O，总线和I/O接口
8.2.2 分开的 I/O空间和存储器映象的 I/O空间
8.2.3 I/O接口举例
8.3 异步数据传输
8.3.1 单向选通控制
8.3.2 双向握手信号
8.3.3 异步串行数据传输
8.3.4 异步通信接口
8.3.5 先进先出队列
8.4 I/O传输控制方式
8.4.1 I/O程序查询
8.4.2 I/O中断
8.4.3 直接存储器访问DMA
8.5 优先级中断
8.5.1 Daisy－chain优先级
8.5.2 并行优先级中断
8.6 直接存储器访问DMA
8.6.1 DMA控制器
8.6.2 DMA传输
8.7 出错检测和纠正
8.7.1 奇偶校验
8.7.2 海明码
8.7.3 循环冗余校验
8.8 习题
9 存储器层次设计——CACHE和由拟存储器
9.1 存储器层次概述
9.1.1 三级存储层次
9.1.2 CACHE和虚拟存储器的性能
9.2 CACHE结构设计
9.2.1 直接映象 CACHE结构
9.2.2 全相联映象CACHE结构
9.2.3 组相联映象CACHE结构
9.2.4 扇区映象 CACHE结构
9.2.5 CACHE块替换策略
9.2.6 CACHE写策略
9.3 虚拟存储器及其管理
9.3.1 虚拟存储器分段管理
9.3.2 虚拟存储器分页管理
9.3.3 逆向页式存储管理
9.3.4 段页式存储管理
9.3.5 快速地址转换TLB
9.3.6 页替换算法
9.3.7 存储保护
9.4 CACHE与TLB的结合
9.4.1 实地址CACHE与TLB
9.4 2 虚地址 CACHE与TLB
9.4.3 用虚地址CACHE取代TLB
9.5 习题
10 浮点处理机设计
10.1 浮点数表示
10.1.1 规格化浮点数和特殊浮点数
10.1.2 表数范围和表数精度
10.1.3 特殊浮点数运算规则
10.1.4 IEEE浮点数格式
10.2 浮点乘法运算
10.2.1 浮点乘法运算规则
10.2.2 浮点乘法硬件电路
10.3 浮点加减法运算
10.3.1 浮点加减运算规则
10 3.2 浮点加减硬件电路
10.4 浮点除法运算
10 4.1 浮点除法运算规则
10.4.2 浮点除法硬件电路
10.5 浮点开方运算
10.5.1 浮点开方运算规则
10.5.2 浮点开方硬件电路
10.6 浮点运算精度问题
10 6.1 警戒位
10.6.2 舍入
10.6.3 非规格化数
10.7 习题
11 指令级并行应和超标目处理机
11.1 指令级并行度ILP
11.2 编译器支持的ILP
11.2.1 指令次序重组
11.2.2 循环体展开
11.2.3 静态寄存器重命名
11.2.4 软件流水线
11.3 动态指令调度
11.3.1 SCOREBOARD调度算法
11.3.2 TOMASULO调度算法
11.4 减少转移损失
11.4.1 动态转移预测和转移预测缓冲区
11.4.2 转移目标缓冲区
11.4.3 推测执行
11.5 ILP处理机结构
11.5.1 超标量处理机
11.5.2 超长指令字（VLIW）处理机
11.6 并行多线程处理机体系结构——PMA
11.6.1 PMA的工作原理
11.6.2 PMA处理机模型
11.7 超标量处理机举例
11.7.1 PowerPC 620
11.7.2 MIPS R10000
11.8 习题
12 并行系统的互连网络
12.1 互连网络概述
12.2 静态网络
12.2.1 共享总线
12.2.2 线形阵列
12.2.3 环
12.2.4 二叉树
12 2 5 二维网格
12.2.6 超立方体
12 2.7 n维网格
12.2.8 k枝n维立方体
12.3 动态网络
12 3.1 开关元件和动态网络的分类
12.3.2 交叉开关网络
12.3.3 阻塞型多级立方体网络
12.3.4 阻塞型多级OMEGA网络
12.3.5 非阻塞型多级CLOS网络
12.3.6 重构型多级BENES网络
12.4 静态网络的通信延迟时间
12.4.1 存储转发
12.4.2 切通
12.4.3 死锁和虚拟通道
12.5 基本的通信操作
12.5.1 一到多广播传送
12.5.2 多到多广播传送
12.5.3 一到多单独传送
12.5.4 多到多单独传送
12.6 习题
13 多处理机系统
13.1 概述
13.2 多处理机分类
13.2.1 集中共享存储器
13.2.2 分布共享存储器
13.2.3 CACHE－ONLY存储器
13.3 多处理机互连网络
13.3.1 总线
13.3.2 交叉开关
13.3.3 多端日存储器
13.3.4 网络性能分析
13.4 多处理机CACHE一致性
13.4.1 监听CACHE协议
13.4.2 目录协议
13.5 多处理机举例
13.5.1 总线网络SGI Challenge多处理机
13.5.2 总线网络SUN Enterprise多处理机
13.5.3 超立方体网络 SGI Origin 2000多处理机
13.6 习题
参考文献
猜您喜欢
