VHDL程序设计（第二版）

作者：曾繁泰，陈美金著

出版社：清华大学出版社

出版时间：2001-01-01

ISBN：9787302038962

定价：¥37.00

　　《VHDL程序设计》是EDA工程系列丛书之二。VHDL硬件描述语言是数字电路设计者、大规模专用集成电路（ASIC）设计者与电子设计自动化（EnA）工具之间的接口语言，是现代电子设计的基础语言。硬件描述语言种类很多，成为IEEE标准的语言有两种：VHDL和VerilogHDL。本书从语法规则、程序结构两个方面介绍VHDL语言，重点介绍VHDL语言基础及其程序设计。第一篇语法基础介绍了VHDL语言的对象、数据类型、基本语句、程序结构。第二篇程序设计从应用角度介绍常见基本模块的设计方法，对一些有实用价值、有重复可利用潜力的模块（D）、计算机系统模块做了介绍。同时介绍了建立自有知识产权的IP模块的方法。第一篇力求概念清楚，第二篇力求实践丰富。本书可以作为电子类、计算机类专业的高年级本科生、研究生的教材或教学参考书，也可以作为数字电路设计人员、大规模专用集成电路（ASIC）设计人员的工具书和参考书。

暂缺《VHDL程序设计（第二版）》作者简介

第一篇  VHDL语言基础
   第1章  概述
     1. 1  硬件描述语言的诞生
     1. 2  HDL语言的种类
     1. 3  VHDL语言开发环境及硬件平台
   第2章  VHDL程序结构
     2. 1  VHDL程序基本结构
     2. 1. 1  实体的组织和设计方法
     2. 1. 2  实体说明
     2. 1. 3  类属说明
     2. 1. 4  端口说明
     2. 1. 5  实体说明部分
     2. 1. 6  实体说明语句部分
     2. 2  结构体
     2. 2. 1  结构体命名
     2. 2. 2  定义语句
     2. 2. 3  并行处理语句
     2. 3  结构体的3种描述方法
     2. 3. 1  结构体的行为描述
     2. 3. 2  结构体的数据流描述法
     2. 3. 3  结构体的结构化描述法
     2. 4  结构体的3种子结构设计方法
     2. 4. 1  采用多进程描述复杂结构体的方法
     2. 4. 2  采用多模块描述复杂结构体的方法
     2. 4. 3  采用于程序调用的结构体描述法
   第3章  VHDL语言的客体及其分类
     3. 1  标识符
     3. 1. 1  短标识符
     3. 1. 2  扩展标识符
     3. 2  对象
     3. 2. 1  常量
     3. 2. 2  变量
     3. 2. 3  信号
     3. 2. 4  文件
     3. 3  数据类型
     3. 3. 1  标准定义的数据类型
     3. 3. 2  用户定义的数据类型
     3. 4  类型转换
     3. 4. 1  用类型标记法实现类型转换
     3. 4. 2  用函数法进行类型转换
     3. 4. 3  用常数实现的类型变换
     3. 4. 4  数据类型的限定
     3. 4. 5  IEEE标准数据类型“std_logic”和“std_logic_vector"
     3. 5  词法单元
     3. 5. 1  注释
     3. 5. 2  数字
     3. 5. 3  字符和字符串
     3. 5. 4  位串
     3. 6  运算操作符
     3. 6. 1  逻辑运算符
     3. 6. 2  算术运算符
     3. 6. 3  关系运算符
     3. 6. 4  并置运算符
     3. 6. 5  操作符的运算优先级
   第4章  VHDL语法基础
     4. 1  并行语句
     4. 1. 1  进程语句(Process)
     4. 1. 2  WAIT语句
     4. 1. 3  Block语句
     4. 1. 4  过程和过程调用语句(CONCURRENT PROCEDURE CALL)
     4. 1. 5  并行断言语句(ASSERT)
     4. 1. 6  并行信号赋值语句CONCRRENT SIGNAL ASSIGNMENT)
     4. 1. 7  信号代入语句(SIGNAL ASSIGNMENT)
     4. 1. 8  参数传递语句(GENERIC)
     4. 1. 9  通用模块. 元件调用语句(COMPONENT)
     4. 1. 10  端口映射语句(PORT MAP)
     4. 1. 11  生成语句(GENERATE)
     4. 2  顺序语句
     4. 2. 1  IF语句
     4. 2. 2  CASE语句
     4. 2. 3  LOOP语句
     4. 2. 4  用LOOP循环控制的NEXT语句
     4. 2. 5  EXIT语句
     4. 2. 6  RETURN语句
     4. 2. 7  REPORT语句
     4. 2. 8  NULL语句
     4. 3  命名规则及注释
   第5章  属性的描述与定义
     5. 1  预定义属性
     5. 2  数值类属性函数
     5. 2. 1  一般数据的数值属性函数
     5. 2. 2  数组的数值属性函数
     5. 2. 3  块的数值属性函数
     5. 3  属性函数
     5. 3. 1  数据类型的属性函数
     5. 3. 2  数组的属性函数
     5. 3. 3  信号的属性函数
     5. 4  带属性函数的信号
     5. 4. 1  signal'DELAYED(time)属性函数的信号
     5. 4. 2  带有signal'STABLE(time)属性函数的信号
     5. 4. 3  含有signal'QUIET属性函数的信号
     5. 4. 4  带有signal'TRANSACTlON属性函数的信号
     5. 5  数据类型的属性函数
     5. 6  数据区间的属性函数
     5. 7  ATTRIBUTE语句
   第6章  信号处理
     6. 1  信号的驱动源
     6. 2  信号的延迟
     6. 2. 1  信号的惯性延迟(INERTIAL)
     6. 2. 2  信号的传输延迟(TRANSPORT)
     6. 3  仿真周期
     6. 4  信号的6延迟
     6. 4. 1  6延迟的意义. 用途及使用方法
     6. 4. 2  延缓进程(POSTPONED)
   第7章  VHDL程序设计基础
     7. 1  层次化设计方法概述
     7. 2  库(libraries)
     7. 2. 1  库的概念及语法
     7. 2. 2  库的分类
     7. 3  程序包(PACKAGES)
     7. 3. 1  程序包说明
     7. 3. 2  程序包体
     7. 3. 3  常用资源库中的程序包
     7. 4  子程序
     7. 4. 1  函数(FUNCTION)
     7. 4. 2  过程
     7. 5  文件输入／输出程序包TEXTIO
     7. 6  元件例化
     7. 6. 1  构造元件
     7. 6. 2  构造程序包
     7. 6. 3  用户构造元件库
     7. 6. 4  元件的调用
   第8章  配置
     8. 1  默认连接和默认配置
     8. 2  配置说明
     8. 2. 1  元件配置
     8. 2. 2  实体—结构体对的元件配置
     8. 2. 3  端口映射
     8. 2. 4  实体映射
     8. 3  块的配置
     8. 4  结构体的配置
     8. 5  配置说明的参数指定功能(Generic)
     8. 5. 1  在结构体中用Generic作参数指定
     8. 5. 2  在配置说明中用Generic作参数指定
   第9章  子程序重载