数字电子技术

　　本书是依据原国家教委颁布的《电子技术基础课程教学基本要求》编写的。主要内容有：数字逻辑基础，门电路，组合逻辑电路，触发器，时序逻辑电路，脉冲产生整形电路、半导体存储器，可编程逻辑器件，D/A、A/D转换器和数字系统的EDA设计。本书编写简明扼要，内容深入浅出，便于自学，同时注意实际应用能力的培养。可作为高等学校电气类、电子类、自动化类和其他相近专业的专业基础教材，也可供从事电子技术工作的工程技术人员学习参考。

暂缺《数字电子技术》作者简介

第1章数字逻辑基础
1.1数制与编码
1.1.1数制
1.1.2数制间的转换
1.1.3编码
1.2逻辑代数
1.2.1逻辑变量与逻辑函数概念
1.2.2三种基本逻辑及其运算
1.2.3复合逻辑及其运算
1.2.4逻辑函数的描述
1.2.5逻辑代数的定律.规则及常用公式
1.3逻辑函数化简
1.3.1逻辑函数的最简形式
1.3.2逻辑函数的代数化简法
1.3.3图解化简法(卡诺图化简法)
1.3.4具有无关项的逻辑函数及其化简
*1.3.5逻辑函数的列表化简法
*1.4VHDL语言基础
1.4.1概述
1.4.2VHDL的程序结构
1.4.3VHDL的语言元素
1.4.4VHDL的基本语句
1.4.5属性的描述与定义
1.4.6VHDL的子程序
本章小结
习题一
第2章逻辑门电路
2.1概述
2.2分立元件门电路
2.2.1二极管与门
2.2.2二极管或门
2.2.3三极管非门
2.3TTL集成门电路
2.3.1TTL集成门电路的结构
2.3.2TTL门电路
2.4MOS门电路
2.4.1NMOS门电路
2.4.2CMOS门电路
2.4.3CMOS集成电路的主要特点和使用中应注意的几个问题
2.5TTL电路与CMOS电路的接口
*2.6门电路的VHDL描述
2.6.1输入与非门.与门.或门.或非门.异或门的VHDL程序
2.6.2输入与非门VHDL程序
本章小结
习题二
第3章组合逻辑电路
3.1概述
3.2组合逻辑电路的基本分析和设计方法
3.2.1组合逻辑电路的基本分析方法
3.2.2组合逻辑电路的基本设计方法
3.3若干常用的组合逻辑电路
3.3.1全加法器
3.3.2编码器
3.3.3数值比较器
3.3.4译码器
3.3.5数据分配器
3.3.6数据选择器
3.4组合电路中的竞争一冒险
3.4.1竞争一冒险的概念及其产生原因
3.4.2消除竞争一冒险的方法
本章小结
习题三
第4章触发器
4.1概述
4.2电平型基本RS触发器
4.2.1与非门构成的基本RS触发器
4.2.2或非门构成的基本RS触发器
4.2.3电平型基本RS触发器的动作特点
*4.2.4电平型基本触发器的VHDL描述
4.3时钟控制的电平触发器(同步触发器)
4.3.1同步RS触发器
4.3.2同步D触发器
4.3.3同步JK触发器
4.3.4同步T触发器和T,触发器
4.3.5同步触发器的动作特点
4.4主从触发器
4.4.1主从RS触发器
4.4.2主从D触发器
4.4.3主从JK触发器
4.5边沿触发器
4.5.1维持阻塞结构正边沿触发器
4.5.2利用传输延迟时间的负边沿触发器
4.6CMOS触发器
4.6.1带使能端的CMOS型D触发器
4.6.2CMOS主从触发器
4.6.3CMOS主从JK触发器
4.7触发器的逻辑功能及其描述方法
4.7.1钟控触发器按逻辑功能的分类
4.7.2触发器的电路结构和逻辑功能的关系
4.8不同类型触发器之间的转换
4.8.1D型触发器转换成JK型触发器
4.8.2JK型触发器转换成D触发器
4.9触发器的动态参数
*4.10触发器的X3--IDL描述
本章小结
习题四
第5章时序逻辑电路
5.1概述
5.2时序逻辑电路的状态转换表.状态转换图和时序图
5.2.1状态转换表(statetable)
5.2.2状态转换图(stateDiagram)
5.2.3时序图(TimingDiagram)
5.3同步时序逻辑电路的分析和设计方法
5.3.1同步时序逻辑电路的分析方法
5.3.2同步时序逻辑电路的设计方法
5.4异步时序电路的分析和设计方法
5.4.1脉冲型异步时序电路的分析
5.4.2脉冲型异步时序电路的设计
5.5几种常用的时序逻辑电路
5.5.1寄存器和移位寄存器(RegisterandShiftRegister)
5.5.2计数器
*5.5.3顺序脉冲发生器
*5.5.4序列信号发生器
*5.6时序逻辑电路中的竞争一冒险现象
*5.7时序逻辑电路的VHDL描述
本章小结
习题五
第6章脉冲信号的产生与整形
6.1概述
6.2时基集成电路的结构和工作原理
6.2.1555时基电路的特点和封装
6.2.2555时基电路的工作原理
6.2.3双极型555和CMOS型555的性能比较
6.3施密特触发器
6.3.1集成施密特触发器
6.3.2用555定时器接成的施密特触发器
6.3.3施密特触发器的应用
6.4单稳态触发器
6.4.1用门电路组成的单稳态触发器
6.4.2集成单稳态触发器
6.4.3用555时基电路构成单稳态触发器
6.4.4单稳态触发器的应用
6.5多谐振荡器
6.5.1对称式多谐振荡器
6.5.2非对称式多谐振荡器
6.5.3环形振荡器
6.5.4用施密特触发器构成的多谐振荡器
6.5.5石英晶体多谐振荡器
6.5.6用555时基电路构成多谐振荡器
*6.5.7压控振荡器
本章小结
习题六
第7章半导体存储器
7.1概述
7.2只读存储器(ROM)
7.2.1只读存储器的电路结构
7.2.2掩模只读存储器
7.2.3可编程只读存储器(PROM)
7.2.4可擦除的可编程只读存储器(EPROM)
7.2.5电信号擦除的可编程ROM(EEPROM)
7.2.6快闪存储器(FlashMemory)
7.3随机存储器(RAM)
7.3.1静态随机存储器(SRAM)
7.3.2动态随机存储器(DRAM)
7.4存储器容量的扩展
7.4.1位扩展方式
7.4.2字扩展方式
7.5用存储器实现组合逻辑函数
*7.6存储器的VHDL描述
本章小结
习题七
第8章可编程逻辑器件
8.1概述
8.2可编程逻辑器件的基本结构和电路表示方法
8.2.1可编程逻辑器件的基本结构
8.2.2PLD电路的表示方法
8.3可编程阵列逻辑(PAL)
8.3.1基本的PAL电路
8.3.2带寄存器输出的PAL电路
8.3.3两种输出结构的PAL电路
8.3.4带异或输出的PAL电路
8.3.5运算选通反馈结构
8.3.6PAL的应用举例
8.4可编程通用阵列逻辑(GAL)
8.4.1GAL器件的基本结构
8.4.2输出逻辑宏单元(OLMC)
8.4.3GAL器件的结构控制字
8.4.4输出逻辑宏单元(OLMC)的组态
8.4.5GAL器件行地址映射图
8.5复杂可编程逻辑器件(CPLD)
8.5.1XC9500系列器件结构
8.5.2功能块FB
8.5.3宏单元
8.5.4乘积项分配器(PT)
8.5.5FastCDNNECT开关矩阵
8.5.6输入/输出块(IOB)
8.5.7JTAG边界扫描接-
8.6现场编程门阵列(FPGA)
8.6.1FPGA的基本结构
8.6.2可配置逻辑块(CLB)结构
8.6.3输入输出块(IOB)结构
8.6.4FPGA的互连资源
8.7在系统可编程逻辑器件(ISP-PLD)
8.7.1ispLSI的基本结构
8.7.2通用逻辑块(GLB)
8.7.3全局布线区GRP
8.7.4输出布线区ORP
8.7.5输人／输出单元
8.7.6时钟网络
8.7.7边界扫描
8.7.8用户电子标签(UES)和保密位
本章小结
习题八
第9章数／模转换与模／数转换
9.1概述
9.2数／模转换器
9.2.1数／模转换器基本原理
9.2.2数／模转换器(DAC)的主要技术指标
9.2.3集成DAC典型芯片
9.2.4集成DAC的应用
9.3模／数转换器
9.3.1A／D转换器基本原理
9.3.2模／数转换器(ADC)的主要技术指标
9.3.3集成ADC典型芯片
9.3.4集成ADC的应用
本章小结
习题九
*第10章数字系统的EDA设计
10.1概述
10.2现代数字系统的设计方法
10.3EDA技术
10.3.1EDA技术的内涵
10.3.2EDA技术的基本特征
10.3.3EDA的基本工具
10.4EDA原理图输入设计方法
10.4.1MAX+plusⅡ简介
10.4.2原理图输入设计方法基本步骤
10.4.3设计实例——频率计
10.5VHDL文本输入设计方法
10.5.1VHDL文本输入设计方法步骤
10.5.2设计实例二则
本章小结
参考文献