书籍详情
可编程逻辑器件开发技术：MAX+plusⅡ入门与提高
作者：冯涛，王程编著
出版社：人民邮电出版社
出版时间：2002-01-01
ISBN：9787115105905
定价：¥38.00
购买这本书可以去
内容简介
MAX+plus II是美国Altera公司开发的大型可编程逻辑设计软件平台，它支持Altera公司不同结构的可编程逻辑器件，能满足用户各种各样的设计需要。MAX+plus II具有突出的灵活性与高效性，为设计者提供了多种可自由选择的设计方法和工具。本书首先介绍了可编程逻辑器件的工作原理、分类及特点，接着介绍了Altera公司的几种可编程逻辑器件，然后结合丰富的实例，全面讲解了MAX+plus II软件的使用方法和应用技巧。通过对本书内容的学习，读者可以快速地掌握和使用MAX+plus II软件进行可编程逻辑设计开发。本书配套光盘收录了书中实例所讲述的源文件和配以解说的动画演示文件，读者可以参考使用。本书层次清晰、讲解全面、深入浅出，特别适合已具有电子技术基础但还不十分了解可编程技术的读者阅读，也可以作为从事产品开发设计工作的工程设计人员以及大专院校在校学生的参考书。
作者简介
暂缺《可编程逻辑器件开发技术：MAX+plusⅡ入门与提高》作者简介
目录
第1章 可编程逻辑器件原理概述 1
1.1 可编程逻辑器件的发展历程及特点 2
1.1.1 可编程逻辑器件的发展历程 2
1.1.2 可编程逻辑器件的特点 5
1.2 可编程逻辑器件的分类 6
1.2.1 按集成度分类 6
1.2.2 按编程特性分类 6
1.2.3 按结构分类 9
1.3 简单可编程逻辑器件 10
1.3.1 可编程只读存储器（PROM） 11
1.3.2 可编程逻辑阵列（PLA） 12
1.3.3 可编程阵列逻辑（PAL）和通用阵列逻辑（GAL） 13
1.4 复杂可编程逻辑器件（CPLD） 15
1.4.1 可编程逻辑宏单元 15
1.4.2 可编程连线阵列（PIA） 17
1.4.3 可编程I/O控制块 18
1.5 现场可编程门阵列（FPGA） 18
1.5.1 FPGA的分类 18
1.5.2 FPGA的基本结构 19
1.5.3 Xilinx公司的XC 4000系列FPGA简介 22
1.6 小结 27
1.7 习题 28
第2章 Altera可编程逻辑器件 29
2.1 Altera可编程逻辑器件综述 30
2.1.1 Altera器件的优点 30
2.1.2 Altera器件系列简介 31
2.2 MAX 7000系列器件 33
2.2.1 MAX 7000系列概述 33
2.2.2 器件结构功能描述 37
2.2.3 器件特性配置 43
2.2.4 器件编程特性 44
2.2.5 器件测试 44
2.2.6 定时模型 45
2.2.7 引脚输出 46
2.3 FLEX 10K系列器件 49
2.3.1 FLEX 10K系列概述 50
2.3.2 器件结构功能描述 52
2.3.3 器件特性配置 65
2.3.4 器件测试 67
2.3.5 定时模型 67
2.4 ACEX 1K系列器件 70
2.4.1 ACEX 1K系列特点 70
2.4.2 ACEX 1K系列概述 71
2.4.3 器件结构功能描述 72
2.5 小结 73
2.6 习题 74
第3章 MAX+plusⅡ概述 75
3.1 MAX+plusⅡ的发展历史 76
3.2 MAX+plusⅡ的特点 76
3.3 系统运行环境及软件安装 78
3.3.1 推荐系统配置 78
3.3.2 MAX+plusⅡ的安装 79
3.4 初识MAX+plusⅡ 86
3.4.1 启动MAX+plusⅡ 86
3.4.2 MAX+plusⅡ的管理器 88
3.4.3 使用MAX+plusⅡ开发可编程逻辑器件的基本步骤 93
3.4.4 一个简单实例 95
3.5 小结 100
3.6 习题 100
第4章 功能模块设计 101
4.1 通过原理图创建功能模块 102
4.1.1 原理图设计 102
4.1.2 符号编辑设计 111
4.2 文本输入设计 115
4.3 波形输入设计 122
4.4 混合输入设计 128
4.4.1 建立顶层图形设计文件 129
4.4.2 查看工程的层次结构 131
4.5 小结 132
4.6 习题 132
第5章 组建顶层原理图文件 133
5.1 功能模块的选择 134
5.1.1 调用系统自带的功能模块 134
5.1.2 调用用户自己创建的功能模块 141
5.2 原理图的绘制 149
5.2.1 功能模块位置调整 150
5.2.2 原理图页面尺寸设置 151
5.2.3 工具栏的使用 155
5.3 芯片型号的选择 163
5.4 管脚定义 168
5.4.1 参照原理图定义管脚 168
5.4.2 修改管脚 172
5.5 小结 177
5.6 习题 178
第6章 时序仿真 179
6.1 创建波形仿真文件 180
6.1.1 新建一个原理图文件 180
6.1.2 编译原理图文件 182
6.1.3 建立波形仿真文件 184
6.2 添加激励信号 185
6.2.1 添加节点信号 186
6.2.2 给输入信号赋值 190
6.2.3 保存波形文件 194
6.3 软件时序仿真 195
6.3.1 执行时序仿真 195
6.3.2 暂停时序仿真 196
6.3.3 提前终止仿真 198
6.3.4 打开波形仿真文件 200
6.4 分析仿真结果并调试原理图 201
6.4.1 分析仿真结果 201
6.4.2 根据仿真结果修改原理图 208
6.5 小结 214
6.6 习题 214
第7章 生成下载编程文件 215
7.1 编译顶层系统文件 216
7.1.1 全局逻辑综合规则 216
7.1.2 其他全局设定 219
7.1.3 编译工程原理图文件 222
7.2 启用设计规则检查工具 224
7.2.1 检查规则的设置 224
7.2.2 编译文件 226
7.3 编译后生成的报告文件 228
7.3.1 适配规则设定 228
7.3.2 设定报告文件 230
7.4 分析资源占用情况 244
7.4.1 管脚资源占用情况 245
7.4.2 芯片资源占用情况 249
7.5 小结 256
7.6 习题 256
第8章 程序下载 257
8.1 几种程序下载方式及硬件设置 258
8.1.1 BitBlaster串行下载 258
8.1.2 ByteBlaster并行下载 260
8.1.3 ByteBlasterMV并行下载 266
8.2 下载编程或配置文件 267
8.2.1 几种编程与配置文件格式 267
8.2.2 下载编程与配置文件 269
8.2.3 系统调试 278
8.3 小结 280
8.4 习题 280
1.1 可编程逻辑器件的发展历程及特点 2
1.1.1 可编程逻辑器件的发展历程 2
1.1.2 可编程逻辑器件的特点 5
1.2 可编程逻辑器件的分类 6
1.2.1 按集成度分类 6
1.2.2 按编程特性分类 6
1.2.3 按结构分类 9
1.3 简单可编程逻辑器件 10
1.3.1 可编程只读存储器（PROM） 11
1.3.2 可编程逻辑阵列（PLA） 12
1.3.3 可编程阵列逻辑（PAL）和通用阵列逻辑（GAL） 13
1.4 复杂可编程逻辑器件（CPLD） 15
1.4.1 可编程逻辑宏单元 15
1.4.2 可编程连线阵列（PIA） 17
1.4.3 可编程I/O控制块 18
1.5 现场可编程门阵列（FPGA） 18
1.5.1 FPGA的分类 18
1.5.2 FPGA的基本结构 19
1.5.3 Xilinx公司的XC 4000系列FPGA简介 22
1.6 小结 27
1.7 习题 28
第2章 Altera可编程逻辑器件 29
2.1 Altera可编程逻辑器件综述 30
2.1.1 Altera器件的优点 30
2.1.2 Altera器件系列简介 31
2.2 MAX 7000系列器件 33
2.2.1 MAX 7000系列概述 33
2.2.2 器件结构功能描述 37
2.2.3 器件特性配置 43
2.2.4 器件编程特性 44
2.2.5 器件测试 44
2.2.6 定时模型 45
2.2.7 引脚输出 46
2.3 FLEX 10K系列器件 49
2.3.1 FLEX 10K系列概述 50
2.3.2 器件结构功能描述 52
2.3.3 器件特性配置 65
2.3.4 器件测试 67
2.3.5 定时模型 67
2.4 ACEX 1K系列器件 70
2.4.1 ACEX 1K系列特点 70
2.4.2 ACEX 1K系列概述 71
2.4.3 器件结构功能描述 72
2.5 小结 73
2.6 习题 74
第3章 MAX+plusⅡ概述 75
3.1 MAX+plusⅡ的发展历史 76
3.2 MAX+plusⅡ的特点 76
3.3 系统运行环境及软件安装 78
3.3.1 推荐系统配置 78
3.3.2 MAX+plusⅡ的安装 79
3.4 初识MAX+plusⅡ 86
3.4.1 启动MAX+plusⅡ 86
3.4.2 MAX+plusⅡ的管理器 88
3.4.3 使用MAX+plusⅡ开发可编程逻辑器件的基本步骤 93
3.4.4 一个简单实例 95
3.5 小结 100
3.6 习题 100
第4章 功能模块设计 101
4.1 通过原理图创建功能模块 102
4.1.1 原理图设计 102
4.1.2 符号编辑设计 111
4.2 文本输入设计 115
4.3 波形输入设计 122
4.4 混合输入设计 128
4.4.1 建立顶层图形设计文件 129
4.4.2 查看工程的层次结构 131
4.5 小结 132
4.6 习题 132
第5章 组建顶层原理图文件 133
5.1 功能模块的选择 134
5.1.1 调用系统自带的功能模块 134
5.1.2 调用用户自己创建的功能模块 141
5.2 原理图的绘制 149
5.2.1 功能模块位置调整 150
5.2.2 原理图页面尺寸设置 151
5.2.3 工具栏的使用 155
5.3 芯片型号的选择 163
5.4 管脚定义 168
5.4.1 参照原理图定义管脚 168
5.4.2 修改管脚 172
5.5 小结 177
5.6 习题 178
第6章 时序仿真 179
6.1 创建波形仿真文件 180
6.1.1 新建一个原理图文件 180
6.1.2 编译原理图文件 182
6.1.3 建立波形仿真文件 184
6.2 添加激励信号 185
6.2.1 添加节点信号 186
6.2.2 给输入信号赋值 190
6.2.3 保存波形文件 194
6.3 软件时序仿真 195
6.3.1 执行时序仿真 195
6.3.2 暂停时序仿真 196
6.3.3 提前终止仿真 198
6.3.4 打开波形仿真文件 200
6.4 分析仿真结果并调试原理图 201
6.4.1 分析仿真结果 201
6.4.2 根据仿真结果修改原理图 208
6.5 小结 214
6.6 习题 214
第7章 生成下载编程文件 215
7.1 编译顶层系统文件 216
7.1.1 全局逻辑综合规则 216
7.1.2 其他全局设定 219
7.1.3 编译工程原理图文件 222
7.2 启用设计规则检查工具 224
7.2.1 检查规则的设置 224
7.2.2 编译文件 226
7.3 编译后生成的报告文件 228
7.3.1 适配规则设定 228
7.3.2 设定报告文件 230
7.4 分析资源占用情况 244
7.4.1 管脚资源占用情况 245
7.4.2 芯片资源占用情况 249
7.5 小结 256
7.6 习题 256
第8章 程序下载 257
8.1 几种程序下载方式及硬件设置 258
8.1.1 BitBlaster串行下载 258
8.1.2 ByteBlaster并行下载 260
8.1.3 ByteBlasterMV并行下载 266
8.2 下载编程或配置文件 267
8.2.1 几种编程与配置文件格式 267
8.2.2 下载编程与配置文件 269
8.2.3 系统调试 278
8.3 小结 280
8.4 习题 280
猜您喜欢
