书籍详情
CPLD数字电路设计（使用MAX+Plus Ⅱ入门篇）
作者：廖裕评，陆瑞强编著
出版社：清华大学出版社
出版时间：2001-01-01
ISBN：9787900637260
定价：¥49.00
购买这本书可以去
内容简介
本书循序渐进地介绍了美国ALTERA公司MAX+plusII软件的使用与数字电路的设计方法。本书主要内容包括MAX+plusII编辑器的使用、组合逻辑电路设计、算术逻辑电路设计、时序逻辑电路设计、计数器设计、移位寄存器设计、综合应用、器件烧写。内容丰富且有详细的操作方式与解说。本书适合大专院校电子类专业“单片机设计”、“数字系统设计”课程使用。
作者简介
暂缺《CPLD数字电路设计（使用MAX+Plus Ⅱ入门篇）》作者简介
目录
第一章 简介
1-1 软件介绍
1-1-1 电路图编辑器（Graphic Editor）
1-1-2 符号编辑器（Symbol Editor）
1-1-3 文字编辑器（Text Editor）
1-1-4 波形编辑器（Waveform Editor）
1-1-5 编译（Compiler）
1-1-6 信息（Messages）
1-1-7 仿真（Simulator）
1-1-8 烧写（Programmer）
1-1-9 时间分析（Timing Analyzer）
1-1-10 引脚平面编辑器（Floorplan Editor）
1-1-11 体系显示窗口（Hierarchy Display）
1-1-12 EPM7128S器件
1-1-13 EPF10K20器件
1-2 Maxplus II 7.21版软件安装
1-3 取得Maxplus II 7.21版授权码（Authorization Codes）
1-4 Maxplus II 9.23版软件安装
1-5 Maxplus II 9.23版授权文件（License File）
第二章 如何使用MAX+plus II编辑器
2-1 电路图编辑
2-1-1 内附逻辑函数
2-1-2 编辑规则
2-1-3 电路图编辑工具
2-1-4 电路图编辑流程
2-1-5 符号编辑流程
2-2 文字编辑——AHDL设计
2-2-1 内附逻辑函数
2-2-2 AHDL编辑规则
2-2-3 文字编辑工具
2-2-4 AHDL编辑流程
2-3 文字编辑——VHDL设计
2-3-1 内附逻辑函数
2-3-2 VHDL编辑规则
2-3-3 文字编辑工具
2-3-4 VHDL编辑流程
第三章 组合逻辑电路设计范例
3-1 逻辑运算
3-1-1 电路图编辑逻辑运算
3-1-2 AHDL编辑逻辑运算
3-1-3 VHDL编辑逻辑运算
3-1-4 仿真逻辑运算
3-2 同位产生器
3-2-1 电路图编辑同位产生器
3-2-2 AHDL编辑同位产生器
3-2-3 VHDL编辑同位产生器
3-2-4 仿真同位产生器
3-3 2对1多任务器
3-3-1 电路图编辑2对1多任务器
3-2-2 AHDL编辑2对1多任务器
3-3-3 VHDL编辑2对1多任务器
3-3-4 仿真2对1多任务器
3-4 1对4解多任务器设计
3-4-1 电路图编辑1对4解多任务器
3-4-2 AHDL编辑1对4解多任务器
3-4-3 VHDL编辑1对4解多任务器
3-4-4 仿真1对4解多任务器
3-5 七段译码器设计
3-5-1 AHDL编辑七段译码器
3-5-2 VHDL编辑七段译码器
3-6 逻辑运算单元
3-6-1 电路图编辑逻辑运算单元
3-6-2 AHDL编辑逻辑运算单元
3-6-3 VHDL编辑逻辑运算单元
3-6-4 仿真逻辑运算单元
3-7 三态器件（TAI）
3-7-1 电路图编辑三态器件
3-7-2 AHDL编辑三态器件
3-7-3 VHDL编辑三态器件
3-7-4 仿真三态器件
3-8 习题
第四章 算数逻辑电路设计范例
4-1 半加器（half adder）
4-1-1 电路图编辑半加法器
4-1-2 AHDL编辑半加法器
4-1-3 VHDL编辑半加法器
4-1-4 仿真半加法器
4-2 全加器（full adder）
4-2-1 电路图编辑全加器
4-2-2 AHDL编辑全加器
4-2-3 VHDL编辑全加器
4-2-4 仿真全加法器
4-3 四位加法器
4-3-1 电路图编辑四位加法器
4-3-2 VHDL编辑四位加法器
4-3-3 VHDL编辑四位加法器
4-3-4 仿真四位加法器
4-4 四位加减法器
4-4-1 电路图编辑四位加减法器
4-4-2 AHDL编辑四位加减法器
4-4-3 VHDL编辑四位加减法器
4-4-4 仿真四位加减法器
4-5 乘法器
4-5-1 电路图编辑乘法器
4-5-2 AHDL编辑乘法器
4-5-3 VHDL编辑乘法器
4-5-4 仿真乘法器
4-6 习题
第五章 时序逻辑电路设计范例
5-1 D触发器
5-1-1 电路图编辑D触发器
5-1-2 AHDL编辑D触发器
5-1-3 VHDL编辑D触发器
5-1-4 仿真D触发器
5-2 T触发器
5-2-1 电路图编辑T触发器
5-2-2 AHDL编辑T触发器
5-2-3 VHDL编辑T触发器
5-2-4 仿真T触发器
5-3 八位寄存器设计
5-3-1 电路图编辑八位寄存器
5-3-2 AHDL编辑八位寄存器
5-3-3 VHDL编辑八位寄存器
5-3-4 仿真八位寄存器
5-4 状态机
5-4-1 电路图编辑状态机
5-4-2 AHDL编辑状态机
5-4-3 VHDL编辑状态机
5-4-4 仿真状态机
5-5 随机存储器（RAM）
5-5-1 电路图编辑随机存储器
5-5-2 AHDL编辑随机存储器
5-5-3 VHDL编辑随机存储器
5-5-4 仿真随机存储器
5-6 习题
第六章 计数器设计范例
6-1 异步清除2位同步加计数器
6-1-1 电路图编辑异步清除2位同步加计数器
6-1-2 AHDL编辑异步清除2位同步加计数器
6-1-3 VHDL编辑异步清除2位同步加计数器
6-1-4 仿真异步清除2位同步加计数器
6-2 可默认的同步四位计数器
6-2-1 电路图编辑可默认的同步四位计数器
6-2-2 AHDL编辑可默认的同步四位计数器
6-2-3 VHDL编辑可默认的同步四位计数器
6-2-4 仿真可默认的同步四位计数器
6-3 10进制计数器设计
6-3-1 电路图编辑10进制计数器
6-3-2 AHDL编辑10进制计数器
6-3-3 VHDL编辑10进制计数器
6-3-4 仿真10进制计数器
6-4 具有预置功能的两位数的十进制计数器
6-4-1 电路图编辑具有预置功能的两位数的十进制计数器
6-4-2 AHDL编辑具有预置功能的两位数的十进制计数器
6-4-3 VHDL编辑具有预置功能的两位数的十进制计数器
6-4-4 仿真具有预置功能的两位数的十进制计数器
6-5 异步清除6进制计数器
6-5-1 电路图编辑异步清除6进制计数器
6-5-2 AHDL编辑异步清除6进制计数器
6-5-3 VHDL编辑异步清除6进制计数器
6-5-4 仿真异步清除6进制计数器
6-6 分频器
6-6-1 电路图编辑分频器
6-6-2 AHDL编辑分频器
6-6-3 VHDL编辑分频器
6-6-4 仿真分频器
6-7 习题
第七章 移位寄存器设计范例
7-1 四位串行移位输入并行输出寄存器
7-1-1 电路图编辑四位串行输入移位并行输出寄存器
7-1-2 AHDL编辑四位串行输入并行输出移位寄存器
7-1-3 VHDL编辑四位串行输入移位并行输出寄存器
7-1-4 仿真四位串行输入移位并行输出寄存器
7-2 具有控制线的串行输入移位寄存器
7-2-1 电路图编辑具有控制线的串行输入移位寄存器
7-2-2 AHDL编辑具有控制线的串行输入移位寄存器
7-2-3 VHDL编辑具有控制线的串行输入移位寄存器
7-2-4 仿真具有担制线的串行输入移位寄存器
7-3 并行输入／并串行输出移位寄存器设计
7-3-1 电路图编辑并行输入／并串行输出移位寄存器
7-3-2 AHDL编辑并行输入／并串行输出移位寄存器
7-3-3 VHDL编辑并行输入／并串行输出移位寄存器
7-3-4 仿真并行输入／并串行输出移位寄存器
7-4 异步清除3位并行输入／并串行输出移位寄存器
7-4-1 电路图编辑异步清除3位并行输入／并串行输出移位寄存器
7-4-2 AHDL编辑异步清除3位并行输入／并串行输出移位寄存器
7-4-3 VHDL编辑异步清除3位并行输入／并串行输出移位寄存器
7-4-4 仿真异步清除3位并行输入／并串行输出移位寄存器
7-5 习题
第八章 综合应用
8-1 数字钟设计
8-1-1 60进制计数器
8-1-2 12进制计数器
8-1-3 数字钟
8-1-4 仿真数字钟
8-2 并列乘法器
8-2-1 2位加法器
8-2-2 乘积寄存器
8-2-3 脉冲产生器
8-2-4 并列乘法器控制器
8-2-5 并列乘法器
8-2-6 仿真并列乘法器
8-3 习题
第九章 器件烧写
9-1 实验板介绍
9-2 实验范例
9-2-1 七段译码器程序烧写
9-2-2 60进制计数器接七段译码器程序烧写
9-3 习题
附录A MAX+plus II所附的旧式函数
附录B MAX+plus II所附的参数式函数
附录C 本书范例函数
1-1 软件介绍
1-1-1 电路图编辑器（Graphic Editor）
1-1-2 符号编辑器（Symbol Editor）
1-1-3 文字编辑器（Text Editor）
1-1-4 波形编辑器（Waveform Editor）
1-1-5 编译（Compiler）
1-1-6 信息（Messages）
1-1-7 仿真（Simulator）
1-1-8 烧写（Programmer）
1-1-9 时间分析（Timing Analyzer）
1-1-10 引脚平面编辑器（Floorplan Editor）
1-1-11 体系显示窗口（Hierarchy Display）
1-1-12 EPM7128S器件
1-1-13 EPF10K20器件
1-2 Maxplus II 7.21版软件安装
1-3 取得Maxplus II 7.21版授权码（Authorization Codes）
1-4 Maxplus II 9.23版软件安装
1-5 Maxplus II 9.23版授权文件（License File）
第二章 如何使用MAX+plus II编辑器
2-1 电路图编辑
2-1-1 内附逻辑函数
2-1-2 编辑规则
2-1-3 电路图编辑工具
2-1-4 电路图编辑流程
2-1-5 符号编辑流程
2-2 文字编辑——AHDL设计
2-2-1 内附逻辑函数
2-2-2 AHDL编辑规则
2-2-3 文字编辑工具
2-2-4 AHDL编辑流程
2-3 文字编辑——VHDL设计
2-3-1 内附逻辑函数
2-3-2 VHDL编辑规则
2-3-3 文字编辑工具
2-3-4 VHDL编辑流程
第三章 组合逻辑电路设计范例
3-1 逻辑运算
3-1-1 电路图编辑逻辑运算
3-1-2 AHDL编辑逻辑运算
3-1-3 VHDL编辑逻辑运算
3-1-4 仿真逻辑运算
3-2 同位产生器
3-2-1 电路图编辑同位产生器
3-2-2 AHDL编辑同位产生器
3-2-3 VHDL编辑同位产生器
3-2-4 仿真同位产生器
3-3 2对1多任务器
3-3-1 电路图编辑2对1多任务器
3-2-2 AHDL编辑2对1多任务器
3-3-3 VHDL编辑2对1多任务器
3-3-4 仿真2对1多任务器
3-4 1对4解多任务器设计
3-4-1 电路图编辑1对4解多任务器
3-4-2 AHDL编辑1对4解多任务器
3-4-3 VHDL编辑1对4解多任务器
3-4-4 仿真1对4解多任务器
3-5 七段译码器设计
3-5-1 AHDL编辑七段译码器
3-5-2 VHDL编辑七段译码器
3-6 逻辑运算单元
3-6-1 电路图编辑逻辑运算单元
3-6-2 AHDL编辑逻辑运算单元
3-6-3 VHDL编辑逻辑运算单元
3-6-4 仿真逻辑运算单元
3-7 三态器件（TAI）
3-7-1 电路图编辑三态器件
3-7-2 AHDL编辑三态器件
3-7-3 VHDL编辑三态器件
3-7-4 仿真三态器件
3-8 习题
第四章 算数逻辑电路设计范例
4-1 半加器（half adder）
4-1-1 电路图编辑半加法器
4-1-2 AHDL编辑半加法器
4-1-3 VHDL编辑半加法器
4-1-4 仿真半加法器
4-2 全加器（full adder）
4-2-1 电路图编辑全加器
4-2-2 AHDL编辑全加器
4-2-3 VHDL编辑全加器
4-2-4 仿真全加法器
4-3 四位加法器
4-3-1 电路图编辑四位加法器
4-3-2 VHDL编辑四位加法器
4-3-3 VHDL编辑四位加法器
4-3-4 仿真四位加法器
4-4 四位加减法器
4-4-1 电路图编辑四位加减法器
4-4-2 AHDL编辑四位加减法器
4-4-3 VHDL编辑四位加减法器
4-4-4 仿真四位加减法器
4-5 乘法器
4-5-1 电路图编辑乘法器
4-5-2 AHDL编辑乘法器
4-5-3 VHDL编辑乘法器
4-5-4 仿真乘法器
4-6 习题
第五章 时序逻辑电路设计范例
5-1 D触发器
5-1-1 电路图编辑D触发器
5-1-2 AHDL编辑D触发器
5-1-3 VHDL编辑D触发器
5-1-4 仿真D触发器
5-2 T触发器
5-2-1 电路图编辑T触发器
5-2-2 AHDL编辑T触发器
5-2-3 VHDL编辑T触发器
5-2-4 仿真T触发器
5-3 八位寄存器设计
5-3-1 电路图编辑八位寄存器
5-3-2 AHDL编辑八位寄存器
5-3-3 VHDL编辑八位寄存器
5-3-4 仿真八位寄存器
5-4 状态机
5-4-1 电路图编辑状态机
5-4-2 AHDL编辑状态机
5-4-3 VHDL编辑状态机
5-4-4 仿真状态机
5-5 随机存储器（RAM）
5-5-1 电路图编辑随机存储器
5-5-2 AHDL编辑随机存储器
5-5-3 VHDL编辑随机存储器
5-5-4 仿真随机存储器
5-6 习题
第六章 计数器设计范例
6-1 异步清除2位同步加计数器
6-1-1 电路图编辑异步清除2位同步加计数器
6-1-2 AHDL编辑异步清除2位同步加计数器
6-1-3 VHDL编辑异步清除2位同步加计数器
6-1-4 仿真异步清除2位同步加计数器
6-2 可默认的同步四位计数器
6-2-1 电路图编辑可默认的同步四位计数器
6-2-2 AHDL编辑可默认的同步四位计数器
6-2-3 VHDL编辑可默认的同步四位计数器
6-2-4 仿真可默认的同步四位计数器
6-3 10进制计数器设计
6-3-1 电路图编辑10进制计数器
6-3-2 AHDL编辑10进制计数器
6-3-3 VHDL编辑10进制计数器
6-3-4 仿真10进制计数器
6-4 具有预置功能的两位数的十进制计数器
6-4-1 电路图编辑具有预置功能的两位数的十进制计数器
6-4-2 AHDL编辑具有预置功能的两位数的十进制计数器
6-4-3 VHDL编辑具有预置功能的两位数的十进制计数器
6-4-4 仿真具有预置功能的两位数的十进制计数器
6-5 异步清除6进制计数器
6-5-1 电路图编辑异步清除6进制计数器
6-5-2 AHDL编辑异步清除6进制计数器
6-5-3 VHDL编辑异步清除6进制计数器
6-5-4 仿真异步清除6进制计数器
6-6 分频器
6-6-1 电路图编辑分频器
6-6-2 AHDL编辑分频器
6-6-3 VHDL编辑分频器
6-6-4 仿真分频器
6-7 习题
第七章 移位寄存器设计范例
7-1 四位串行移位输入并行输出寄存器
7-1-1 电路图编辑四位串行输入移位并行输出寄存器
7-1-2 AHDL编辑四位串行输入并行输出移位寄存器
7-1-3 VHDL编辑四位串行输入移位并行输出寄存器
7-1-4 仿真四位串行输入移位并行输出寄存器
7-2 具有控制线的串行输入移位寄存器
7-2-1 电路图编辑具有控制线的串行输入移位寄存器
7-2-2 AHDL编辑具有控制线的串行输入移位寄存器
7-2-3 VHDL编辑具有控制线的串行输入移位寄存器
7-2-4 仿真具有担制线的串行输入移位寄存器
7-3 并行输入／并串行输出移位寄存器设计
7-3-1 电路图编辑并行输入／并串行输出移位寄存器
7-3-2 AHDL编辑并行输入／并串行输出移位寄存器
7-3-3 VHDL编辑并行输入／并串行输出移位寄存器
7-3-4 仿真并行输入／并串行输出移位寄存器
7-4 异步清除3位并行输入／并串行输出移位寄存器
7-4-1 电路图编辑异步清除3位并行输入／并串行输出移位寄存器
7-4-2 AHDL编辑异步清除3位并行输入／并串行输出移位寄存器
7-4-3 VHDL编辑异步清除3位并行输入／并串行输出移位寄存器
7-4-4 仿真异步清除3位并行输入／并串行输出移位寄存器
7-5 习题
第八章 综合应用
8-1 数字钟设计
8-1-1 60进制计数器
8-1-2 12进制计数器
8-1-3 数字钟
8-1-4 仿真数字钟
8-2 并列乘法器
8-2-1 2位加法器
8-2-2 乘积寄存器
8-2-3 脉冲产生器
8-2-4 并列乘法器控制器
8-2-5 并列乘法器
8-2-6 仿真并列乘法器
8-3 习题
第九章 器件烧写
9-1 实验板介绍
9-2 实验范例
9-2-1 七段译码器程序烧写
9-2-2 60进制计数器接七段译码器程序烧写
9-3 习题
附录A MAX+plus II所附的旧式函数
附录B MAX+plus II所附的参数式函数
附录C 本书范例函数
猜您喜欢
