硬件描述语言Verilog

作者：（英）Donald E.Thomas，（英）Philip R.Moorby著；刘明业等译；刘明业译

出版社：清华大学出版

出版时间：2001-08-01

ISBN：9787900635365

定价：¥36.00

　　Thomas和Moorby合写的《硬件描述语言Verilog》已经成为Verilog标准的参考书。这次修改的入门辅导部分通过示例讲述了该语言。这些示例表现了几种重要的描述风格，包括：结构模型、用于逻辑综合的组合电路和时序电路的行为模型、FSM数据通道模型以及周期精确的描述。行为综合是新添加的一章，讲述了怎样使用这些方式来实现周期精确的描述。对那些有兴趣描述、模拟和综合数字系统的工程师和学生来说，《硬件描述语言Verilog》（第四版）是一本很有价值的参考书。本书是为大学课程编写的。描述风格的介绍顺序符合典型的入门课程的要求（结构的、可综合的、FSM数据通道的、周期精确的）。本书有一个像学习手册一样的附录。为了有助于体系结构课程的教学，书中还给出了一个简单流水线处理器的模型。

暂缺《硬件描述语言Verilog》作者简介

第1章  Verilog语言入门辅导
     1. 1  开始
     1. 1. 1  结构描述
     1. 1. 2  模拟binaryToESeg驱动源
     1. 1. 3  为模块建立端口
     1. 1. 4  为模块建立测试台
     1. 2  组合电路的行为建模
     1. 2. 1  过程模型
     1. 2. 2  综合组合电路的规则
     1. 3  时钟时序电路的行为建模
     1. 3. 1  建立有限状态机模型
     1. 3. 2  综合时序系统的规则
     1. 3. 3  非阻塞赋值(“＜＝”)
     1. 4  模块的层次
     1. 4. 1  计数器
     1. 4. 2  系统时钟
     1. 4. 3  将整个电路结合在一起
     1. 4. 4  将行为模块和结构模块连接在一起
     1. 5  有限状态机和数据通道
     1. 5. 1  简单计算示例
     1. 5. 2  系统的数据通道
     1. 5. 3  数据通道功能模块的细节
     1. 5. 4  用连线将数据通道连在一起
     1. 5. 5  FSM说明
     1. 6  周期精确的行为描述
     1. 6. 1  规范方法
     1. 6. 2  几点注释
     1. 7  赋值语句的总结
     1. 8  小结
     1. 9  练习
   第2章  行为建模
     2. 1  进程模型
     2. 2  1f—Then—Else
     2. 2. 1  else如何与if语句配对
     2. 2. 2  条件操作符
     2. 3  循环语句
     2. 3. 1  四种基本循环语句
     2. 3. 2  循环的异常退出
     2. 4  多分支语句
     2. 4. 1  If—Else—If
     2. 4. 2  Case
     2. 4. 3  Case和If—Else—If的比较
     2. 4. 4  Casez和Casex
     2. 5  函数和任务
     2. 5. 1  任务
     2. 5. 2  函数
     2. 5. 3  结构视域
     2. 6  作用域规则和层次名
     2. 6. 1  作用域规则
     2. 6. 2  层次名
     2. 7  小结
     2. 8  练习
   第3章  并发进程
     3. 1  并发进程
     3. 2  事件
     3. 2. 1  事件控制语句
     3. 2. 2  有名事件
     3. 3  等待语句
     3. 3. 1  一个完整的生产者和消费者握手示例
     3. 3. 2  Wait语句和While语句的对比
     3. 3. 3  Wait语句和事件控制语句的比较
     3. 4  并发进程示例
     3. 5  简单流水线处理器
     3. 5. 1  基本处理器
     3. 5. 2  流水线之间的同步
     3. 6  有名块的终止
     3. 7  赋值语句内部控制和定时事件
     3. 8  过程持续赋值
     3. 9  顺序模块和并行模块
     3. 10  练习
   第4章  逻辑级建模
     4. 1  引言
     4. 2  逻辑门与线网
     4. 2. 1  用基元逻辑门建模
     4. 2. 2  四级逻辑值
     4. 2. 3  线网
     4. 2. 4  模块例示与端口规范
     4. 2. 5  有关逻辑级的一个示例
     4. 3  示例数组
     4. 4  持续赋值
     4. 4. 1  组合电路的行为建模
     4. 4. 2  线网与持续赋值语句声明
     4. 5  参数化定义
     4. 6  行为级／结构级的混合示例
     4. 7  逻辑延迟建模
     4. 7. 1  门级建模示例
     4. 7. 2  门和线网延迟
     4. 7. 3  时间单位的规定
     4. 7. 4  最小延迟. 典型延迟和最大延迟
     4. 8  模块中的延迟路径
     4. 9  小结
     4. 10  练习
   第5章  高级时序
     5. 1  Verilog时序模型
     5. 2  模拟器的基本模型
     5. 2. 1  门级模拟
     5. 2. 2  更通用的模型
     5. 2. 3  行为级模型的调度
     5. 3  模拟算法的不确定行为
     5. 3. 1  临近不确定区
     5. 3. 2  Verilog是一种并发语言
     5. 4  非阻塞过程赋值语句
     5. 4. 1  阻塞和非阻塞赋值的比较
     5. 4. 2  非阻塞赋值的一般用法
     5. 4. 3  事件驱动调度算法的扩展
     5. 4. 4  非阻塞赋值的举例分析
     5. 5  小结
     5. 6  练习题
   第6章  逻辑综台
     6. 1  综合概述
     6. 1. 1  寄存器传输级系统
     6. 1. 2  限制声明
     6. 2  使用门和持续赋值的组合逻辑
     6. 3  用来说明组合逻辑的过程语句
     6. 3. 1  基础
     6. 3. 2  复杂形式——推断出的锁存器
     6. 3. 3  说明无关项
     6. 3. 4  过程循环结构
     6. 4  时序元件的推断
     6. 4. 1  锁存器的推断
     6. 4. 2  触发器的推断
     6. 4. 3  小结
     6. 5  三态器件的推断
     6. 6  有限状态机的描述
     6. 6. 1  有限状态机的示例
     6. 6. 2  FSM说明的另一种方式
     6. 7  逻辑综合的总结
     6. 8  习题
   第7章  行为综台
     7. 1  行为综合的介绍
     7. 2  周期精确的说明
     7. 2. 1  always块的输入和输出
     7. 2. 2  always块的输入和输出关系
     7. 2. 3  复位功能说明
     7. 3  米利／摩尔机的说明
     7. 3. 1  复杂控制的说明
     7. 3. 2  数据与控制路径的折中
     7. 4  小结
   第8章  用户定义的基元
     8. 1  组合基元
     8. 1. 1  用户定义基元的基本特征
     8. 1. 2  组合逻辑电路的描述
     8. 2  时序基元
     8. 2. 1  电平敏感的基元
     8. 2. 2  边沿敏感的基元
     8. 3  速记表示法
     8. 4  电平敏感与边沿敏感混合的基元
     8. 5  小结
     8. 6  练习
   第9章  开关级建模
     9. 1  动态MOS移位寄存器示例
     9. 2  开关级建模
     9. 2. 1  强度建模
     9. 2. 2  强度的定义
     9. 2. 3  使用强度的示例
     9. 2. 4  电阻型MOS门
     9. 3  二义性强度
     9. 3. 1  二义性强度的说明
     9. 3. 2  基本计算
     9. 4  miniSim示例
     9. 4. 1  概述
     9. 4. 2  miniSim的源码
     9. 4. 3  模拟结果
     9. 5  小结
     9. 6  练习
   第10章  工程项目
     10. 1  建立功耗模型
     l0. 1. 1  对功耗进行建模
     10. 1. 2  需要做什么
     10. 1. 3  步骤
     10. 2  软盘控制器
     10. 2. 1  介绍
     10. 2. 2  磁盘格式
     10. 2. 3  功能描述
     10. 2. 4  真实设备
     10. 2. 5  你一直想知道的有关CRC的各种情况
     10. 2. 6  起支持作用的Verilog模块
   附录A  学习指南
     A. 1  结构描述
     A. 2  测试台模块
     A. 3  使用always的组合电路
     A. 4  时序电路
     A. 5  层次化描述
     A. 6  有限状态机和数据通道
     A. 7  周期精确描述
   附录B  词法
     B. 1  空白符和注释
     B. 2  操作符
     B. 3  数字
     B. 4  字符串
     B. 5  标识符. 系统名和关键字
   附录C  Verilog操作符
     C. 1  操作符表
     C. 2  操作符优先级
     C. 3  操作符真值表
     C. 4  表达式的位数
   附录D  Verilog门类型
     D. 1  逻辑门
     D. 2  BUF和NOT门
     D. 3  BUFIF和NOTIF门
     D. 4  MOS门
     D. 5  双向门
     D. 6  CMOS门
     D. 7  Pullup和Pulldown门
   附录E  寄存器. 存储器. 整数和时间
     E. 1  寄存器
     E. 2  存储器
     E. 3  整数和时间
   附录F  系统任务和函数
     F. 1  Display和Write任务
     F. 2  持续监视
     F. 3  选通监视
     F. 4  文件输出
     F. 5  模拟时间
     F. 6  停止和完成
     F. 7  随机函数
     F. 8  从磁盘文件读数据
   附录G  形式化语法定义
     G. 1  形式化语法规范指南
     G. 2  源文本
     G. 3  声明
     G. 4  基元示例
     G. 5  模块例示
     G. 6  UDP的声明和例示
     G. 7  行为语句
     G. 8  Specify部分
     G. 9  表达式
     G. 10  通用说明